公开(公告)号：US08200945B2

公开(公告)日：2012-06-12

申请号：US10704214

申请日：2003-11-07

申请人： Siddhartha Chatterjee ,  Kenneth Dockser ,  Fred Gehrung Gustayson ,  Manish Gupta

发明人： Siddhartha Chatterjee ,  Kenneth Dockser ,  Fred Gehrung Gustayson ,  Manish Gupta

IPC分类号： G06F9/30

CPC分类号： G06F9/3824 ,  G06F9/30014 ,  G06F9/30036 ,  G06F9/3012 ,  G06F9/3013

摘要： A microprocessor includes a branch unit, a load/store unit (LSU), an arithmetic logic unit (ALU), and a vector unit to execute a vector instruction. The vector unit includes a vector register file having a primary vector register and a secondary vector register. The processor preferably further includes a first data bus and a second data bus wherein the first and second data busses couple the vector unit to the data memory. The vector unit includes a first input multiplexer enabling data on the first data bus to be provided to the primary register file or the secondary register file and a second input multiplexer, independent of the first input multiplexer enabling data on the second data bus to be provided to the second data bus. The first and second data busses may comprise first and second portions of a data memory bus.

摘要翻译： 微处理器包括分支单元，加载/存储单元（LSU），算术逻辑单元（ALU）和用于执行向量指令的向量单元。 向量单元包括具有主向量寄存器和次向量寄存器的向量寄存器文件。 处理器优选还包括第一数据总线和第二数据总线，其中第一和第二数据总线将向量单元耦合到数据存储器。 向量单元包括第一输入多路复用器，其使第一数据总线上的数据能够提供给主寄存器文件或辅助寄存器文件，第二输入多路复用器独立于第一输入多路复用器，使第二数据总线上的数据能够被提供 到第二个数据总线。 第一和第二数据总线可以包括数据存储器总线的第一和第二部分。