公开(公告)号：US4891753A

公开(公告)日：1990-01-02

申请号：US935193

申请日：1986-11-26

申请人： David Budde ,  Robert Riches ,  Michael T. Imel ,  Glen Myers ,  Konrad Lai

发明人： David Budde ,  Robert Riches ,  Michael T. Imel ,  Glen Myers ,  Konrad Lai

IPC分类号： G06F9/28 ,  G06F9/22 ,  G06F9/38

CPC分类号： G06F9/3838 ,  G06F9/3836

摘要： When a load instruction is encountered, a read operation is sent to the bus control logic, the register is marked as busy, and execution proceeds to the next instruction. When an instruction is executed, it proceeds providing that its source and destination registers are not marked busy; otherwise the instruction is retried. When data are returned as the result of a read operation, the destination register(s) are marked as not busy.

摘要翻译： 当遇到加载指令时，读操作被发送到总线控制逻辑，寄存器被标记为忙，并且执行进行到下一条指令。 当执行指令时，继续执行其源和目标寄存器未标记为忙; 否则将重试该指令。 当作为读取操作的结果返回数据时，目标寄存器被标记为不忙。

公开(公告)号：US2235548A

公开(公告)日：1941-03-18

申请号：US32718540

申请日：1940-04-01

申请人： B C CONNELL ,  GLEN MYERS ,  C W HOTCHKISS JR ,  W T TOUCHTON ,  T C WARD

发明人： BOZEMAN JOHN F

IPC分类号： E21B10/12

CPC分类号： E21B10/12