公开(公告)号：US20110060935A1

公开(公告)日：2011-03-10

申请号：US12876304

申请日：2010-09-07

申请人： Guy Regev ,  Yehoshua Mann ,  Avi Daniel ,  Rafy Carmon ,  Ram Sokolov

发明人： Guy Regev ,  Yehoshua Mann ,  Avi Daniel ,  Rafy Carmon ,  Ram Sokolov

IPC分类号： G06F1/00 ,  G06F7/58

CPC分类号： G06F7/588

摘要： A system for generating a true random number and implemented within an existing System on Chip (SoC) is provided herein. The system includes one or more sub circuitry synchronous modules configured to operate in a specified nominal clock rate, wherein each sub circuitry synchronous modules yields expected deterministic results when operating in its nominal clock rate; and a control module configured to clock the one or more sub circuitry synchronous modules each in a clock rate higher than its respective the nominal clock rate and beyond a specified value, to yield a non deterministic behavior of the one or more sub circuitry synchronous modules, resulting in one or more random signals, wherein the system is implemented within an existing system on chip (SOC).

摘要翻译： 本文提供了一种用于生成真实随机数并在现有片上系统（SoC）中实现的系统。 该系统包括配置成以指定的标称时钟速率工作的一个或多个子电路同步模块，其中每个子电路同步模块在其标称时钟速率下工作时产生预期的确定性结果; 以及控制模块，被配置为以高于其相应的标称时钟速率并超过规定值的时钟速率对所述一个或多个子电路同步模块进行时钟，以产生所述一个或多个子电路同步模块的非确定性行为， 导致一个或多个随机信号，其中系统在现有的片上系统（SOC）内实现。

公开(公告)号：US08522065B2

公开(公告)日：2013-08-27

申请号：US12876304

申请日：2010-09-07

申请人： Guy Regev ,  Yehoshua Mann ,  Avi Daniel ,  Rafy Carmon ,  Ram Sokolov

发明人： Guy Regev ,  Yehoshua Mann ,  Avi Daniel ,  Rafy Carmon ,  Ram Sokolov

IPC分类号： G06F1/00 ,  G06F7/58

CPC分类号： G06F7/588

摘要： A system for generating a true random number and implemented within an existing System on Chip (SoC) is provided herein. The system includes one or more sub circuitry synchronous modules configured to operate in a specified nominal clock rate, wherein each sub circuitry synchronous modules yields expected deterministic results when operating in its nominal clock rate; and a control module configured to clock the one or more sub circuitry synchronous modules each in a clock rate higher than its respective the nominal clock rate and beyond a specified value, to yield a non deterministic behavior of the one or more sub circuitry synchronous modules, resulting in one or more random signals, wherein the system is implemented within an existing system on chip (SOC).

摘要翻译： 本文提供了一种用于生成真实随机数并在现有片上系统（SoC）中实现的系统。 该系统包括配置成以指定的标称时钟速率工作的一个或多个子电路同步模块，其中每个子电路同步模块在其标称时钟速率下工作时产生预期的确定性结果; 以及控制模块，被配置为以高于其相应的标称时钟速率并超过规定值的时钟速率对所述一个或多个子电路同步模块进行时钟，以产生所述一个或多个子电路同步模块的非确定性行为， 导致一个或多个随机信号，其中系统在现有的片上系统（SOC）内实现。