公开(公告)号：US20130148450A1

公开(公告)日：2013-06-13

申请号：US13314079

申请日：2011-12-07

申请人： Ephrem C. Wu ,  Gyanesh Saharia

发明人： Ephrem C. Wu ,  Gyanesh Saharia

IPC分类号： G11C7/00 ,  G11C8/00

CPC分类号： G11C7/1075 ,  G11C5/04 ,  G11C29/023 ,  G11C29/028

摘要： A memory arrangement includes a plurality of memory blocks, a first group of access ports, and a second group of access ports. Routing circuitry couples each pair of the first and second groups of access ports to a respective one of the memory blocks. Each pair includes a first access port from the first group and a second access port from the second group. The first access port has write access to a first portion of the respective memory blocks but not to a second portion of the memory block, and has read access to the second portion but not to the first portion. The second access port has write access to the second portion but not to the first portion, and has read access to the first portion but not to the second portion.

摘要翻译： 存储器装置包括多个存储器块，第一组访问端口和第二组访问端口。 路由电路将每对第一和第二组接入端口耦合到相应的一个存储块。 每对包括来自第一组的第一访问端口和来自第二组的第二访问端口。 第一访问端口具有对相应存储器块的第一部分的写入访问，但不具有对存储器块的第二部分的写入访问，并且具有对第二部分的读取访问，而不具有对第一部分的读取访问。 第二访问端口具有对第二部分的写入访问，但不具有对第一部分的写入访问，并且具有对第一部分的读取访问权限，而不具有对第二部分的读取访问。

公开(公告)号：US08611175B2

公开(公告)日：2013-12-17

申请号：US13314079

申请日：2011-12-07

申请人： Ephrem C. Wu ,  Gyanesh Saharia

发明人： Ephrem C. Wu ,  Gyanesh Saharia

IPC分类号： G11C8/00

CPC分类号： G11C7/1075 ,  G11C5/04 ,  G11C29/023 ,  G11C29/028

摘要： A memory arrangement includes a plurality of memory blocks, a first group of access ports, and a second group of access ports. Routing circuitry couples each pair of the first and second groups of access ports to a respective one of the memory blocks. Each pair includes a first access port from the first group and a second access port from the second group. The first access port has write access to a first portion of the respective memory blocks but not to a second portion of the memory block, and has read access to the second portion but not to the first portion. The second access port has write access to the second portion but not to the first portion, and has read access to the first portion but not to the second portion.

摘要翻译： 存储器装置包括多个存储器块，第一组访问端口和第二组访问端口。 路由电路将每对第一和第二组接入端口耦合到相应的一个存储块。 每对包括来自第一组的第一访问端口和来自第二组的第二访问端口。 第一访问端口具有对相应存储器块的第一部分的写入访问，但不具有对存储器块的第二部分的写入访问，并且具有对第二部分的读取访问，而不具有对第一部分的读取访问。 第二访问端口具有对第二部分的写入访问，但不具有对第一部分的写入访问，并且具有对第一部分的读取访问权限，而不具有对第二部分的读取访问。