公开(公告)号：US5670389A

公开(公告)日：1997-09-23

申请号：US585137

申请日：1996-01-11

申请人： Wen-Ling Margaret Huang ,  Hyungcheol Shin ,  Marco Racanelli

发明人： Wen-Ling Margaret Huang ,  Hyungcheol Shin ,  Marco Racanelli

IPC分类号： H01L21/336 ,  H01L29/786 ,  H01L21/265 ,  H01L21/84

CPC分类号： H01L29/78696 ,  H01L29/66772 ,  H01L29/78621

摘要： A silicon-on-insulator semiconductor device (40) having laterally-graded channel regions (23A, 24A) and a method of making the silicon-on-insulator semiconductor device (40). The silicon-on-insulator semiconductor device (40) has a gate structure (16) having sidewalls (19, 21) on a semiconductor layer (12). Lightly doped regions (26A, 27A) extend through an entire thickness of a portion of the semiconductor layer (12) under the sidewalls (19, 21). A laterally-graded channel region (23A) is formed below the gate structure (16) and abutting one (26A) of the lightly doped regions. A source (33) is formed in a first (26A) of the lightly doped regions and a drain region (34) is formed in a second (27A) of the lightly doped regions.

摘要翻译： 具有横向梯度沟道区（23A，24A）的绝缘体上半导体器件（40）以及制造绝缘体上硅半导体器件（40）的方法。 绝缘体上硅半导体器件（40）具有在半导体层（12）上具有侧壁（19,21）的栅极结构（16）。 轻掺杂区域（26A，27A）在侧壁（19,21）下延伸穿过半导体层（12）的一部分的整个厚度。 在栅极结构（16）的下方形成横向梯度的沟道区（23A），并邻接一个（26A）的轻掺杂区。 源极（33）形成在轻掺杂区域的第一（26A）中，并且在第二（27A）轻掺杂区域中形成漏极区域（34）。

公开(公告)号：US06627511B1

公开(公告)日：2003-09-30

申请号：US08508874

申请日：1995-07-28

申请人： Marco Racanelli ,  Hyungcheol Shin ,  Heemyong Park

发明人： Marco Racanelli ,  Hyungcheol Shin ,  Heemyong Park

IPC分类号： H01L2176

CPC分类号： H01L21/76264 ,  H01L21/32 ,  H01L21/76267 ,  H01L21/76275 ,  H01L21/76281

摘要： A method for forming an isolation structure (22) on a SOI substrate (11) is provided. A three layer stack of an etchant barrier layer (16), a stress relief layer (17), and an oxide mask layer (18) is formed on the SOI substrate (11). The three layer stack is patterned and etched to expose portions of the etchant barrier layer (16). The silicon layer (13) below the exposed portions of the etchant barrier layer (16) is oxidized to form the isolation structure (22). The isolation structure (22) comprises a bird's head region (21) with a small encroachment which results in higher edge threshold voltage. The method requires minimum over-oxidation and provides for an isolation structure (22) that leaves the SOI substrate (11) planar. Minimal over-oxidation reduces the number of dislocations formed during the oxidation process and improves the source to drain leakage of the device.

摘要翻译： 提供了一种在SOI衬底（11）上形成隔离结构（22）的方法。 在SOI衬底（11）上形成蚀刻剂阻挡层（16），应力消除层（17）和氧化物掩模层（18）的三层堆叠。 图案化和蚀刻三层堆叠以暴露蚀刻剂阻挡层（16）的部分。 在蚀刻剂阻挡层（16）的暴露部分下面的硅层（13）被氧化以形成隔离结构（22）。 隔离结构（22）包括具有小的侵入的鸟头区域（21），其导致较高的边缘阈值电压。 该方法需要最小的过氧化并提供使SOI衬底（11）平坦离开的隔离结构（22）。 最小的过氧化减少了在氧化过程中形成的位错数，并且改善了器件的源漏漏。