公开(公告)号：US20220326999A1

公开(公告)日：2022-10-13

申请号：US17853564

申请日：2022-06-29

申请人： Drew Penney ,  Bin Li ,  Tsung-Yuan Tai ,  Anna Drewek-Ossowicka ,  Rameshkumar Illikkal ,  Andrew J. Herdrich ,  Jaroslaw Sydir

发明人： Drew Penney ,  Bin Li ,  Tsung-Yuan Tai ,  Anna Drewek-Ossowicka ,  Rameshkumar Illikkal ,  Andrew J. Herdrich ,  Jaroslaw Sydir

IPC分类号： G06F9/50

摘要： Apparatuses, methods, and systems for dynamic resource allocation based on quality-of-service prediction are disclosed. In embodiments, an apparatus includes quality-of-service prediction circuitry and a resource controller. The quality-of-service prediction circuitry is to make quality-of-service predictions using a model based at least in part on at least one performance counter measurements and at least one quality-of-service measurement. The resource controller is to allocate one or more shared resources based on the quality-of-service predictions and architectural performance counter measurements.

公开(公告)号：US20070070925A1

公开(公告)日：2007-03-29

申请号：US11234545

申请日：2005-09-23

申请人： Jaroslaw Sydir ,  Kamal Koshy

发明人： Jaroslaw Sydir ,  Kamal Koshy

IPC分类号： H04B3/20

CPC分类号： H04B7/0874 ,  H04B7/0691 ,  H04B7/0697 ,  H04L1/06

摘要： An adaptive baseband processing system having a scalable architecture to allow scaling to support adaptive transmission and receive, at different granularity, channel vs. subchannel, for different number of antennas and/or users, including their components, are described herein. In various embodiments, the components include a front-end processor, an AAS processor and a back-end processor.

摘要翻译： 具有可扩展架构的自适应基带处理系统在本文中被描述为允许缩放以支持自适应传输，并且针对不同数量的天线和/或用户（包括其组件）以不同的粒度接收信道与子信道。 在各种实施例中，组件包括前端处理器，AAS处理器和后端处理器。

公开(公告)号：US20060010327A1

公开(公告)日：2006-01-12

申请号：US10877464

申请日：2004-06-25

申请人： Kamal Koshy ,  Jaroslaw Sydir ,  Wajdi Feghali

发明人： Kamal Koshy ,  Jaroslaw Sydir ,  Wajdi Feghali

IPC分类号： H04L9/00

CPC分类号： H04L9/0643 ,  H04L2209/125 ,  H04L2209/38

摘要： An arrangement is provided for performing MD5 digesting. The arrangement includes apparatuses and methods that pipeline the MD5 digesting process to produce a 128 bit digest for an input message of any arbitrary length.

公开(公告)号：US20050240764A1

公开(公告)日：2005-10-27

申请号：US10833478

申请日：2004-04-27

申请人： Kamal Koshy ,  Jaroslaw Sydir ,  Wajdi Feghali

发明人： Kamal Koshy ,  Jaroslaw Sydir ,  Wajdi Feghali

IPC分类号： H04L9/00 ,  H04L9/18

CPC分类号： H04L9/065 ,  H04L2209/125

摘要： An arrangement is provided for performing RC4 ciphering. The arrangement includes apparatuses and methods that pipeline generation of a key stream based on a byte state array, called the S-box, which is initially generated from a secret key shared by a receiver and a transmitter in a network system. The S-box is stored in a storage device which may be a register file with two read ports and one write port. A cache is used to store a number of bytes read from the S-box storage device.

摘要翻译： 提供了一种用于执行RC 4加密的装置。 该装置包括基于称为S盒的字节状态阵列来管理密钥流的生成的装置和方法，其最初是由网络系统中的接收机和发射机共享的秘密密钥生成的。 S盒存储在存储设备中，该存储设备可以是具有两个读取端口和一个写入端口的寄存器文件。 缓存用于存储从S盒存储设备读取的多个字节。

公开(公告)号：US20050141715A1

公开(公告)日：2005-06-30

申请号：US10747852

申请日：2003-12-29

申请人： Jaroslaw Sydir ,  Chen-Chi Kuo ,  Kamal Koshy ,  Wajdi Feghali ,  Bradley Burres ,  Gilbert Wolrich

发明人： Jaroslaw Sydir ,  Chen-Chi Kuo ,  Kamal Koshy ,  Wajdi Feghali ,  Bradley Burres ,  Gilbert Wolrich

IPC分类号： H04K1/00

CPC分类号： G06F9/505 ,  G06F9/5033

摘要： A method and apparatus for scheduling the processing of commands by a plurality of cryptographic algorithm cores in a network processor.

摘要翻译： 一种用于通过网络处理器中的多个加密算法核心调度命令处理的方法和装置。

公开(公告)号：US20050138368A1

公开(公告)日：2005-06-23

申请号：US10741676

申请日：2003-12-19

申请人： Jaroslaw Sydir ,  Kamal Koshy ,  Wajdi Feghali ,  Bradley Burres ,  Gilbert Wolrich

发明人： Jaroslaw Sydir ,  Kamal Koshy ,  Wajdi Feghali ,  Bradley Burres ,  Gilbert Wolrich

IPC分类号： H04L9/06 ,  H04L9/18 ,  H04L9/32 ,  H04L29/06 ,  H04L9/00

CPC分类号： H04L63/0485 ,  H04L9/0643 ,  H04L63/12 ,  H04L2209/125

摘要： A method and apparatus is described for processing of network data packets by a network processor having cipher processing cores and authentication processing cores which operate on data within the network data packets, in order to provide a one-pass ciphering and authentication processing of the network data packets.

摘要翻译： 描述了一种方法和装置，用于通过具有对网络数据分组内的数据进行操作的密码处理核和认证处理核的网络处理器来处理网络数据分组，以便提供网络数据的一次通过加密和认证处理 数据包

公开(公告)号：US20050050306A1

公开(公告)日：2005-03-03

申请号：US10649356

申请日：2003-08-26

申请人： Sridhar Lakshmanamurthy ,  Prashant Chandra ,  Wilson Liao ,  Jeen-Yuan Miin ,  Yim Pun ,  Chen-Chi Kuo ,  Jaroslaw Sydir ,  Uday Naik

发明人： Sridhar Lakshmanamurthy ,  Prashant Chandra ,  Wilson Liao ,  Jeen-Yuan Miin ,  Yim Pun ,  Chen-Chi Kuo ,  Jaroslaw Sydir ,  Uday Naik

IPC分类号： G06F9/00 ,  G06F9/302 ,  G06F9/32

CPC分类号： G06F9/3001 ,  G06F9/30094

摘要： A method of executing instructions on a processor includes, receiving a first condition code produced by executing a first instruction during a first clock cycle on an array of engines included in the processor, receiving a second condition code produced by executing a second instruction during a second clock cycle on the array of engines included in the processor, and executing a logical operator on the first and second condition codes during the second clock cycle on the array of engines included in the processor.

摘要翻译： 在处理器上执行指令的方法包括：接收通过在包括在处理器中的引擎阵列上的第一时钟周期期间执行第一指令而产生的第一条件代码，接收在第二时间执行第二指令而产生的第二条件代码 在包括在处理器中的引擎阵列上的时钟周期，以及在包括在处理器中的引擎阵列上的第二时钟周期期间对第一和第二条件代码执行逻辑运算符。

公开(公告)号：US20110110289A1

公开(公告)日：2011-05-12

申请号：US12889938

申请日：2010-09-24

申请人： Muthaiah Venkatachalam ,  Xiangying Yang ,  Jaroslaw Sydir ,  Avishay Sharaga ,  Shanidev Mohanty

发明人： Muthaiah Venkatachalam ,  Xiangying Yang ,  Jaroslaw Sydir ,  Avishay Sharaga ,  Shanidev Mohanty

IPC分类号： H04B7/14

CPC分类号： H04W16/26 ,  H04B7/15528 ,  H04W8/26 ,  H04W12/04 ,  H04W28/18 ,  H04W60/00 ,  H04W88/04 ,  H04W92/045

摘要： Embodiments of systems and methods for distributed control relay architecture are described herein. Other embodiments may be described and claimed.

摘要翻译： 本文描述了用于分布式控制中继架构的系统和方法的实施例。 可以描述和要求保护其他实施例。

公开(公告)号：US20060059219A1

公开(公告)日：2006-03-16

申请号：US10944353

申请日：2004-09-16

申请人： Kamal Koshy ,  Gilbert Wolrich ,  Jaroslaw Sydir ,  Wajdi Feghali

发明人： Kamal Koshy ,  Gilbert Wolrich ,  Jaroslaw Sydir ,  Wajdi Feghali

IPC分类号： G06F7/38

CPC分类号： G06F7/728

摘要： An arrangement is provided for performing modular exponentiations. A modular exponentiation may be performed by using multiple Montgomery multiplications. A Montgomery multiplication comprises a plurality of iterations of basic operations (e.g., carry-save additions), and is performed by a Montgomery multiplication engine (MME). Multiple MMEs of smaller sizes may be chained together to perform modular exponentiations of larger sizes. Additionally, a single MME of a smaller size may be scheduled to perform modular exponentiations of larger sizes. Moreover, the process of performing a Montgomery multiplication may be pipelined both horizontally and vertically. Furthermore, processes of performing two Montgomery multiplications may be interleaved and performed by the same MME or chained MMEs.

摘要翻译： 提供了一种用于执行模数乘方的布置。 可以通过使用多个蒙哥马利乘法来执行模幂运算。 蒙哥马利乘法包括多个基本操作的迭代（例如，进位保存添加），并且由蒙哥马利乘法引擎（MME）执行。 较小尺寸的多个MME可以链接在一起以执行较大尺寸的模数乘方。 此外，可以调度较小尺寸的单个MME来执行较大尺寸的模数乘方。 此外，执行蒙哥马利乘法的过程可以水平和垂直流水线。 此外，执行两个蒙哥马利乘法的处理可以由相同的MME或链接的MME进行交织和执行。

公开(公告)号：US20070140282A1

公开(公告)日：2007-06-21

申请号：US11315582

申请日：2005-12-21

申请人： Sridhar Lakshmanamurthy ,  Hugh Wilkinson ,  Jaroslaw Sydir ,  Paul Dormitzer

发明人： Sridhar Lakshmanamurthy ,  Hugh Wilkinson ,  Jaroslaw Sydir ,  Paul Dormitzer

IPC分类号： H04L12/56

CPC分类号： H04L47/6255 ,  H04L47/562 ,  H04L47/6215 ,  H04L49/3036 ,  H04L49/90 ,  H04L49/9084

摘要： Methods and apparatus, including computer program products, implementing techniques for monitoring a state of a device of a switched fabric network, the device including on-chip queues to store queue descriptors and a data buffer to store data packets, each queue descriptor having a corresponding data packet; detecting a first trigger condition to transition the device from a first state to a second state; and recovering space in the data buffer in response to the first trigger condition detecting, the recovering comprising selecting one or more of the on-chip queues for discard, and removing the data packets corresponding to queue descriptors in the selected one or more on-chip queues from the data buffer.

摘要翻译： 包括计算机程序产品的方法和装置，用于监视交换结构网络的设备的状态的实现技术，所述设备包括用于存储队列描述符的片上队列和用于存储数据分组的数据缓冲器，每个队列描述符具有对应的 数据包; 检测将所述设备从第一状态转换到第二状态的第一触发条件; 以及响应于所述第一触发条件检测来恢复所述数据缓冲器中的空间，所述恢复包括选择所述片上队列中的一个或多个以进行丢弃，以及移除与所选择的一个或多个片上的队列描述符相对应的数据分组 来自数据缓冲区的队列。