-
1.发明授权Implementing single bit redundancy for dynamic SRAM circuit with any bit decode 失效用任意位解码实现动态SRAM电路的单位冗余公开(公告)号：US08427894B2
公开(公告)日：2013-04-23
申请号：US12886692
申请日：2010-09-21
申请人： Derick G. Behrends , Todd A. Christensen , Peter T. Freiburger , Travis R. Hebig , Jayson K. Wittrup
发明人： Derick G. Behrends , Todd A. Christensen , Peter T. Freiburger , Travis R. Hebig , Jayson K. Wittrup
CPC分类号： G11C29/846
摘要： A method and a dynamic Static Random Access Memory (SRAM) circuit for implementing single bit redundancy with any bit decode, and a design structure on which the subject circuit resides are provided. The SRAM circuit includes a plurality of bitline columns and a pair of redundancy columns respectively coupled to a respective merged bit column select and redundancy steering multiplexer. Each merged bit column select and redundancy steering multiplexer receives a respective select signal input. A select signal generation circuit receives a redundancy steering signal and a respective one-hot bit select signal, generating the respective select signal input.
摘要翻译： 一种用于实现具有任何位解码的单位冗余的方法和动态静态随机存取存储器（SRAM）电路，以及提供主题电路所在的设计结构。 SRAM电路包括分别耦合到相应的合并位列选择和冗余转向多路复用器的多个位线列和一对冗余列。 每个合并位列选择和冗余转向多路复用器接收相应的选择信号输入。 选择信号发生电路接收冗余转向信号和相应的一个热位选择信号，产生相应的选择信号输入。
-
2.发明申请IMPLEMENTING SINGLE BIT REDUNDANCY FOR DYNAMIC SRAM CIRCUIT WITH ANY BIT DECODE 失效用任意位解码器实现动态SRAM电路的单位冗余公开(公告)号：US20120069688A1
公开(公告)日：2012-03-22
申请号：US12886692
申请日：2010-09-21
申请人： Derick G. Behrends , Todd A. Christensen , Peter T. Freiburger , Travis R. Hebig , Jayson K. Wittrup
发明人： Derick G. Behrends , Todd A. Christensen , Peter T. Freiburger , Travis R. Hebig , Jayson K. Wittrup
CPC分类号： G11C29/846
摘要： A method and a dynamic Static Random Access Memory (SRAM) circuit for implementing single bit redundancy with any bit decode, and a design structure on which the subject circuit resides are provided. The SRAM circuit includes a plurality of bitline columns and a pair of redundancy columns respectively coupled to a respective merged bit column select and redundancy steering multiplexer. Each merged bit column select and redundancy steering multiplexer receives a respective select signal input. A select signal generation circuit receives a redundancy steering signal and a respective one-hot bit select signal, generating the respective select signal input.
摘要翻译： 一种用于实现具有任何位解码的单位冗余的方法和动态静态随机存取存储器（SRAM）电路，以及提供主题电路所在的设计结构。 SRAM电路包括分别耦合到相应的合并位列选择和冗余转向多路复用器的多个位线列和一对冗余列。 每个合并位列选择和冗余转向多路复用器接收相应的选择信号输入。 选择信号发生电路接收冗余转向信号和相应的一个热位选择信号，产生相应的选择信号输入。
-
搜索结果
2 条记录 (耗时 0.009 秒)
