利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.016 秒)

    Write buffer with burst capability
    5.
    发明授权
    Write buffer with burst capability 失效
    具有突发能力的写缓冲区

    公开(公告)号：US06496905B1

    公开(公告)日：2002-12-17

    申请号：US09410555

    申请日：1999-10-01

    申请人： Shinichi Yoshioka ,  Hsuan-Wen Wang ,  Rajesh Chopra ,  Jun-Wen Tsong

    发明人： Shinichi Yoshioka ,  Hsuan-Wen Wang ,  Rajesh Chopra ,  Jun-Wen Tsong

    IPC分类号： G06F1200

    CPC分类号： G06F12/0879

    摘要： Methods and an apparatus for buffering write operations are disclosed. In one embodiment, a processing system bursts data to a bus. The processing system includes a memory cache, a write buffer unit, and a control unit. The memory cache produces an address and data. Included in the write buffer unit are a plurality of data locations coupled to the memory cache. The control unit directs the first data to any of the plurality of data locations.

    摘要翻译： 公开了用于缓冲​​写入操作的方法和装置。 在一个实施例中，处理系统将数据突发到总线。 处理系统包括存储器高速缓存，写入缓冲器单元和控制单元。 内存缓存生成一个地址和数据。 包括在写入缓冲器单元中的是耦合到存储器高速缓存的多个数据位置。 控制单元将第一数据引导到多个数据位置中的任一个。

    SYSTEM AND METHOD FOR GROUPING MULTIPLE PROCESSORS
    6.
    发明申请
    SYSTEM AND METHOD FOR GROUPING MULTIPLE PROCESSORS 审中-公开
    用于分组多个处理器的系统和方法

    公开(公告)号：US20110314473A1

    公开(公告)日：2011-12-22

    申请号：US13219930

    申请日：2011-08-29

    申请人： Eric Kuo-Uei Yang ,  Jun-Wen Tsong

    发明人： Eric Kuo-Uei Yang ,  Jun-Wen Tsong

    IPC分类号： G06F9/46

    CPC分类号： G06F13/1663 ,  H04L47/19 ,  H04L47/28

    摘要： A distributed multi-processor out-of-order system includes multiple processors, an arbiter, a data dispatcher, a memory controller, a storage unit, multiple memory access requests issued by the multiple processors, and multiple data units that provide the results of the multiple memory access requests. Each of the multiple memory access requests includes a tag that identifies the priority of the processor that issued the memory access request, a processor identification number that identifies the processor that issued the request, and a processor access sequence number that identifies the order that the particular one of the processors issued the request. Each of the data units also includes a tag that specifics the processor identification number, the processor access sequence number, and a data sequence number that identifies the order of the data units satisfying the corresponding one of the memory requests. Using the tags, a distributed arbiter and data dispatcher can execute the requests out-of-order, handle simultaneous memory requests, order the memory requests based on, for example, the priority, return the data units to the processor that requested it, and reassemble the data units.

    摘要翻译： 分布式多处理器无序系统包括多个处理器，仲裁器，数据调度器，存储器控制器，存储单元，由多个处理器发出的多个存储器访问请求，以及多个数据单元，其提供 多个内存访问请求。 多个存储器访问请求中的每一个包括标识发出存储器访问请求的处理器的优先级的标签，标识发出请求的处理器的处理器标识号，以及标识特定 其中一个处理器发出请求。 每个数据单元还包括标识处理器标识号，处理器访问序列号和标识满足相应的一个存储器请求的数据单元的顺序的数据序列号的标签。 使用标签，分布式仲裁器和数据分派器可以执行无序请求，处理同时存储器请求，基于例如优先级对存储器请求进行排序，将数据单元返回到请求它的处理器，以及 重新组装数据单元。

    Data forwarding engine
    7.
    发明授权
    Data forwarding engine 有权
    数据转发引擎

    公开(公告)号：US08010751B2

    公开(公告)日：2011-08-30

    申请号：US10413859

    申请日：2003-04-14

    申请人： Eric Kuo-Uei Yang ,  Jun-Wen Tsong

    发明人： Eric Kuo-Uei Yang ,  Jun-Wen Tsong

    IPC分类号： G06F12/00

    CPC分类号： G06F13/1663 ,  H04L47/19 ,  H04L47/28

    摘要： A distributed multi-processor out-of-order system includes multiple processors, an arbiter, a data dispatcher, a memory controller, a storage unit, multiple memory access requests issued by the multiple processors, and multiple data units that provide the results of the multiple memory access requests. Each of the multiple memory access requests includes a tag that identifies the priority of the processor that issued the memory access request, a processor identification number that identifies the processor that issued the request, and a processor access sequence number that identifies the order that the particular one of the processors issued the request. Each of the data units also includes a tag that specifies the processor identification number, the processor access sequence number, and a data sequence number that identifies the order of the data units satisfying the corresponding one of the memory requests. Using the tags, a distributed arbiter and data dispatcher can execute the requests out-of-order, handle simultaneous memory requests, order the memory requests based on, for example, the priority, return the data units to the processor that requested it, and reassemble the data units.

    摘要翻译： 分布式多处理器无序系统包括多个处理器，仲裁器，数据调度器，存储器控制器，存储单元，由多个处理器发出的多个存储器访问请求，以及多个数据单元，其提供 多个内存访问请求。 多个存储器访问请求中的每一个包括标识发出存储器访问请求的处理器的优先级的标签，标识发出请求的处理器的处理器标识号，以及标识特定 其中一个处理器发出请求。 每个数据单元还包括指定处理器标识号，处理器访问序列号和标识满足相应的一个存储器请求的数据单元的顺序的数据序列号的标签。 使用标签，分布式仲裁器和数据分派器可以执行无序请求，处理同时存储器请求，基于例如优先级对存储器请求进行排序，将数据单元返回到请求它的处理器，以及 重新组装数据单元。