公开(公告)号：US5656844A

公开(公告)日：1997-08-12

申请号：US507898

申请日：1995-07-27

申请人： Kevin M. Klein ,  Wen-Ling M. Huang ,  Jun Ma

发明人： Kevin M. Klein ,  Wen-Ling M. Huang ,  Jun Ma

IPC分类号： H01L21/336 ,  H01L29/786 ,  H01L27/01 ,  H01L27/12 ,  H01L29/76

CPC分类号： H01L29/78696 ,  H01L29/66772 ,  H01L29/78612 ,  H01L29/78657

摘要： A semiconductor-on-insulator transistor (10) has a channel region (30) in a semiconductor film (16) under a gate insulating layer (26). The channel region has a top dopant concentration N.sub.T at a top surface (32) of the film that is significantly greater than a bottom dopant concentration N.sub.B at a bottom surface (34) of the film. This non-uniform doping profile provides an SOI device that operates in a fully-depleted mode, yet permits thicker films without a significant degradation of sub-threshold slope.

摘要翻译： 绝缘体上半导体晶体管（10）在栅极绝缘层（26）下方的半导体膜（16）中具有沟道区（30）。 沟道区在薄膜的顶表面（32）处具有明显大于薄膜底表面（34）处的底部掺杂剂浓度NB的顶部掺杂剂浓度NT。 这种非均匀掺杂分布提供了以完全耗尽模式工作的SOI器件，但允许较厚的膜，而不会明显降低子阈值斜率。

公开(公告)号：US5482878A

公开(公告)日：1996-01-09

申请号：US223393

申请日：1994-04-04

申请人： Vida I. Burger ,  Michael H. Kaneshiro ,  Diann Dow ,  Kevin M. Klein ,  Michael P. Masquelier ,  E. James Prendergast

发明人： Vida I. Burger ,  Michael H. Kaneshiro ,  Diann Dow ,  Kevin M. Klein ,  Michael P. Masquelier ,  E. James Prendergast

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L29/78 ,  H01L21/265

CPC分类号： H01L27/0928 ,  H01L21/823807 ,  H01L29/7835

摘要： Insulated gate field effect transistors (10, 70) having process steps for setting the V.sub.T and a device leakage current which are decoupled from the process steps for providing punchthrough protection, thereby lowering a subthreshold swing. In a unilateral transistor (10), a portion (37, 45) of a dopant layer (25, 30) between a source region (48, 51) and a drain region (49, 52) serves as a channel region and sets the V.sub.T and the device leakage current. A halo region (34, 39) contains the source region (48, 51) and sets the punchthrough voltage. In a bilateral transistor (70), both a source region (83, 86) and a drain region (84, 87) are contained within halo regions (75, 74, 79, 81). A portion (76, 82) of a dopant layer (25, 30) sets the V.sub.T and a leakage current, whereas the halo region (75, 79) sets the punchthrough voltage.

摘要翻译： 绝缘栅场效应晶体管（10,70）具有用于设置VT和器件漏电流的工艺步骤，所述工艺步骤与用于提供穿透保护的工艺步骤分离，从而降低亚阈值摆幅。 在单侧晶体管（10）中，源极区（48,51）和漏极区（49,52）之间的掺杂剂层（25,30）的部分（37,45）用作沟道区域，并将 VT和器件漏电流。 光晕区域（34,39）包含源极区域（48,51）并设置穿透电压。 在双向晶体管（70）中，源极区域（83,86）和漏极区域（84,87）都包含在光晕区域（75,74,79,81）内。 掺杂剂层（25,30）的一部分（76,82）设定VT和漏电流，而光晕区域（75,79）设定穿透电压。