公开(公告)号：US20140253535A1

公开(公告)日：2014-09-11

申请号：US14191828

申请日：2014-02-27

Applicant: Jung Pil LIM ,  Dong Myung LEE ,  Han Si PAE ,  Kil Hoon LEE ,  Jae Youl LEE

Inventor： Jung Pil LIM ,  Dong Myung LEE ,  Han Si PAE ,  Kil Hoon LEE ,  Jae Youl LEE

IPC: G09G5/00

CPC classification number: G09G5/008 ,  G09G3/20 ,  G09G2310/027 ,  G09G2310/08 ,  G09G2330/021 ,  G09G2340/02 ,  G09G2370/08 ,  G09G2370/10

Abstract: A source driver integrated circuit (IC) includes a logic circuit configured to receive a transmission data packet including data, a compression code indicating compression or non-compression of the data, and a clock signal, to interpret the compression code, and to generate a sleep mode enable signal based on an interpretation result, and a clock signal recovery circuit configured to enable one of a voltage-controlled delay line and a voltage-controller oscillator in response to the sleep mode enable signal.

Abstract translation: 源极驱动器集成电路（IC）包括逻辑电路，其被配置为接收包括数据的传输数据分组，指示数据的压缩或非压缩的压缩代码以及时钟信号，以解释压缩代码，并且生成 基于解释结果的睡眠模式使能信号，以及时钟信号恢复电路，被配置为响应于睡眠模式使能信号而启用电压控制延迟线和电压控制器振荡器之一。