公开(公告)号：US08670263B2

公开(公告)日：2014-03-11

申请号：US13025395

申请日：2011-02-11

申请人： Hiromitsu Kimura ,  Jun Iida ,  Koji Nigoriike ,  Yoshinobu Ichida

发明人： Hiromitsu Kimura ,  Jun Iida ,  Koji Nigoriike ,  Yoshinobu Ichida

IPC分类号： G11C11/22

CPC分类号： G11C14/0072 ,  H03K3/356008 ,  H03K3/45 ,  H03K19/0016

摘要： A data holding device according to the present invention includes a loop structure portion LOOP for holding data using a plurality of logic gates (NAND3 and NAND4) connected in a loop, a nonvolatile storage portion (NVM) for storing in a nonvolatile manner the data held in the loop structure portion (LOOP) by using the hysteresis characteristics of ferroelectric elements, a circuit separating portion (SEP) for electrically separating the loop structure portion (LOOP) and the nonvolatile storage portion (NVM), and a set/reset controller (SRC) for generating a set signal (SNL) and reset signal (RNL) based on data stored in the nonvolatile storage portion (NVM), wherein the plurality of logic gates are each set and reset to an arbitrary output logic level in accordance with the set signal (SNL) and reset signal (RNL).

摘要翻译： 根据本发明的数据保持装置包括用于使用以循环连接的多个逻辑门（NAND3和NAND4）保存数据的环路结构部分LOOP，用于以非易失性方式存储数据的非易失性存储部分（NVM） 通过使用铁电元件的滞后特性在环路结构部分（LOOP）中，用于使环路结构部分（LOOP）和非易失性存储部分（NVM）电气分离的电路分离部分（SEP）和设置/复位控制器 SRC），用于根据存储在非易失性存储部分（NVM）中的数据产生设置信号（SNL）和复位信号（RNL），其中，多个逻辑门被设置并根据该信号被复位到任意的输出逻辑电平 置位信号（SNL）和复位信号（RNL）。

公开(公告)号：US20110199810A1

公开(公告)日：2011-08-18

申请号：US13025395

申请日：2011-02-11

申请人： Hiromitsu Kimura ,  Jun Iida ,  Koji Nigoriike ,  Yoshinobu Ichida

发明人： Hiromitsu Kimura ,  Jun Iida ,  Koji Nigoriike ,  Yoshinobu Ichida

IPC分类号： G11C11/22

CPC分类号： G11C14/0072 ,  H03K3/356008 ,  H03K3/45 ,  H03K19/0016

摘要： A data holding device according to the present invention includes a loop structure portion LOOP for holding data using a plurality of logic gates (NAND3 and NAND4) connected in a loop, a nonvolatile storage portion (NVM) for storing in a nonvolatile manner the data held in the loop structure portion (LOOP) by using the hysteresis characteristics of ferroelectric elements, a circuit separating portion (SEP) for electrically separating the loop structure portion (LOOP) and the nonvolatile storage portion (NVM), and a set/reset controller (SRC) for generating a set signal (SNL) and reset signal (RNL) based on data stored in the nonvolatile storage portion (NVM), wherein the plurality of logic gates are each set and reset to an arbitrary output logic level in accordance with the set signal (SNL) and reset signal (RNL).

摘要翻译： 根据本发明的数据保持装置包括用于使用以循环连接的多个逻辑门（NAND3和NAND4）保存数据的环路结构部分LOOP，用于以非易失性方式存储数据的非易失性存储部分（NVM） 通过使用铁电元件的滞后特性在环路结构部分（LOOP）中，用于使环路结构部分（LOOP）和非易失性存储部分（NVM）电气分离的电路分离部分（SEP）和设置/复位控制器 SRC），用于根据存储在非易失性存储部分（NVM）中的数据产生设置信号（SNL）和复位信号（RNL），其中，多个逻辑门被设置并根据该信号被复位到任意的输出逻辑电平 置位信号（SNL）和复位信号（RNL）。