公开(公告)号：US07250349B2

公开(公告)日：2007-07-31

申请号：US10610498

申请日：2003-06-30

申请人： Francis G. Celii ,  Mahesh J. Thakre ,  Scott R. Summerfelt

发明人： Francis G. Celii ,  Mahesh J. Thakre ,  Scott R. Summerfelt

IPC分类号： H01L21/22 ,  H01L21/461 ,  H01L21/302

CPC分类号： H01L28/55 ,  H01L21/31122 ,  H01L21/32136 ,  H01L28/75

摘要： A ferroelectric memory capacitor is formed by forming a barrier layer, a first metal layer, a ferroelectric layer, a second metal layer, and a hard mask layer, on dielectric layer (70). Using the patterned hard mask layer (255), the layers are etched to form an etched barrier layer (205), and etched first metal layer (215), and etched ferroelectric layer (225), and etched second metal layers (235, 245). The etched layers form a ferroelectric memory capacitor (270) with sidewalls that form an angle with the plane of the upper surface of the dielectric layer (70) between 78° and 88°. The processes used to etch the layers are plasma processes performed at temperatures between 200° C. and 500° C.

摘要翻译： 在电介质层（70）上形成阻挡层，第一金属层，铁电体层，第二金属层和硬掩模层，形成铁电存储电容器。 使用图案化的硬掩模层（255），蚀刻这些层以形成蚀刻的阻挡层（205），蚀刻第一金属层（215）和蚀刻铁电层（225），并蚀刻第二金属层 ）。 蚀刻层形成具有与电介质层（70）的上表面的平面形成角度为78°至88°的侧壁的铁电存储电容器（270）。 用于蚀刻层的工艺是在200℃和500℃之间的温度下进行的等离子体处理。