公开(公告)号：US08637375B2

公开(公告)日：2014-01-28

申请号：US13133204

申请日：2009-10-12

申请人： Gilberto Curatola ,  Marcus J. H. Van Dal

发明人： Gilberto Curatola ,  Marcus J. H. Van Dal

IPC分类号： H01L21/336

CPC分类号： H01L29/7391 ,  B82Y10/00 ,  H01L21/26586 ,  H01L21/2815 ,  H01L29/0657 ,  H01L29/165 ,  H01L29/42356 ,  H01L29/42376 ,  H01L29/66356 ,  H01L29/66977

摘要： A method of manufacturing a tunnel field effect transistor is disclosed. The method comprises forming a two-step profile in a silicon substrate (100) using a patterned hard mask (104) covering the higher steps of said profile; forming a gate stack (114, 116) against the side wall of the higher step; forming spacers (122) on either side of the gate stack (118); and implanting a first type impurity (124) in the higher step and an opposite type impurity in the neighboring lower step (120), wherein at least the first type impurity is implanted using an angled implanting step after removing the patterned hard mask (104). In a preferred embodiment, the method further comprises forming a sacrificial spacer (108) against a side wall of a higher step and the side wall of the hard mask (104); further etching the lower step (106, 110) next to said spacer (108) and subsequently growing a further semiconductor portion (112) on said lower step and removing the spacer (108) prior to forming the gate stack. Further disclosed is an IC comprising tunnel transistors manufactured in accordance with this method.

摘要翻译： 公开了一种制造隧道场效应晶体管的方法。 该方法包括：使用覆盖所述轮廓的较高台阶的图案化硬掩模（104）在硅衬底（100）中形成两阶段轮廓; 形成抵靠所述较高台阶的侧壁的栅极堆叠（114,116）; 在所述栅极堆叠（118）的任一侧上形成间隔物（122）; 以及在较高阶段中注入第一类型杂质（124）和相邻的下部步骤（120）中的相反类型的杂质，其中在去除所述图案化的硬掩模（104）之后，使用角度注入步骤，至少注入所述第一类型的杂质， 。 在一个优选实施例中，该方法还包括形成抵靠较高台阶的侧壁和硬掩模（104）的侧壁的牺牲隔离物（108）。 进一步蚀刻位于所述间隔物（108）旁边的下部台阶（106,110），随后在所述下部台阶上生长另外的半导体部分（112），并在形成栅极叠层之前去除间隔物（108）。 进一步公开的是包括根据该方法制造的隧道晶体管的IC。

公开(公告)号：US20110049634A1

公开(公告)日：2011-03-03

申请号：US12935760

申请日：2009-03-30

申请人： Raghunath Singanamalla ,  Jacob C. Hooker ,  Marcus J. H. Van Dal

发明人： Raghunath Singanamalla ,  Jacob C. Hooker ,  Marcus J. H. Van Dal

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/82345 ,  H01L21/265 ,  H01L21/28097 ,  H01L21/823842 ,  H01L29/4975

摘要： A method of manufacturing a semiconductor device having gate electrodes of a suitable work function material is disclosed. The method comprises providing a substrate (100) including a number of active regions (110, 120) and a dielectric layer (130) covering the active regions (110, 120), and forming a stack of layers (140, 150, 160) over the dielectric layer. The formation of the stack of layers comprises depositing a first metal layer (140), having a first thickness, e.g. less than 10 nm, over the dielectric layer (130), depositing a second metal layer (150) having a second thickness over the first metal layer (140), the second thickness being larger than the first thickness, introducing a dopant (152, 154) into the second metal layer (150), exposing the device to an increased temperature to migrate at least some of the dopant (152, 154) from the second metal layer (150) beyond the interface between the first metal layer (140) and the second metal layer (150); and patterning the stack into a number of gate electrodes (170). This way a gate electrode is formed having an dopant profile in the vicinity of the dielectric layer (130) such that the work function of the gate electrode is optimized, without the gate dielectric suffering from degradation by dopant penetration.

摘要翻译： 公开了一种制造具有合适功函材料的栅极的半导体器件的方法。 该方法包括提供包括多个有源区（110,120）和覆盖有源区（110,120）的介电层（130）的衬底（100），以及形成层叠层（140,150,160） 在介电层上。 堆叠层的形成包括沉积具有第一厚度的第一金属层（140） 在所述电介质层（130）上方小于10nm，在所述第一金属层（140）上沉积具有第二厚度的第二金属层（150），所述第二厚度大于所述第一厚度， 154）插入到第二金属层（150）中，使该器件暴露于升高的温度以将来自第二金属层（150）的至少一些掺杂剂（152,154）从第一金属层（140） 和第二金属层（150）; 以及将所述堆叠图案化成多个栅电极（170）。 这样，在电介质层（130）附近形成具有掺杂剂分布的栅电极，使得优化栅电极的功函数，而不会使掺杂剂渗透的栅电介质劣化。