公开(公告)号：US4994887A

公开(公告)日：1991-02-19

申请号：US120558

申请日：1987-11-13

申请人： Louis N. Hutter ,  Mark E. Gibson ,  Jeffrey P. Smith ,  Shiu-Hang Yan ,  Arnold C. Conway ,  John P. Erdeljac ,  James D. Goon ,  AnhKim Duong ,  Mary A. Murphy ,  Susan S. Kearney

发明人： Louis N. Hutter ,  Mark E. Gibson ,  Jeffrey P. Smith ,  Shiu-Hang Yan ,  Arnold C. Conway ,  John P. Erdeljac ,  James D. Goon ,  AnhKim Duong ,  Mary A. Murphy ,  Susan S. Kearney

IPC分类号： H01L29/73 ,  H01L21/331 ,  H01L21/8249 ,  H01L27/06 ,  H01L29/732

CPC分类号： H01L27/0623

摘要： An integrated circuit having PMOS, NMOS and NPN transistors is described for applications in which both digital and analog circuits are required. The integrated circuit is designed to allow standard CMOS cells to be used in the integrated circuit without redesign. A P+ substrate (48) is provided upon which a first P- epitaxy layer (46) is formed. N+ DUF regions (50,52) are provided for the PMOS and NPN transistors, respectively. The base region (68) is formed in an Nwell (58) by implantation and diffusion. Before diffusion, a nitride layer (70) is formed over the base (68) to provided an inert annealing thereof. The base diffusion and collector diffusion occurs before the CMOS channel stop and source/drain diffusions in order to prevent altering diffusion times for the MOS transistors.

摘要翻译： 描述了具有PMOS，NMOS和NPN晶体管的集成电路用于需要数字和模拟电路的应用。 该集成电路设计为允许在集成电路中使用标准CMOS单元，而无需重新设计。 提供了P +衬底（48），其上形成有第一P-外延层（46）。 分别为PMOS和NPN晶体管提供N + DUF区域（50,52）。 基部区域（68）通过注入和扩散形成在N阱（58）中。 在扩散之前，在基底（68）上形成氮化物层（70）以提供惰性退火。 基极扩散和集电极扩散发生在CMOS沟道停止和源极/漏极扩散之前，以防止改变MOS晶体管的扩散时间。