公开(公告)号：US6122756A

公开(公告)日：2000-09-19

申请号：US11721

申请日：1998-02-10

申请人： William F. Baxter ,  Robert G. Gelinas ,  James M. Guyer ,  Dan R. Huck ,  Michael F. Hunt ,  David L. Keating ,  Jeff S. Kimmell ,  Phil J. Roux ,  Liz M. Truebenbach ,  Rob P. Valentine ,  Pat J. Weiler ,  Joseph Cox ,  Barry E. Gillott ,  Andrea Heyda ,  Rob J. Pike ,  Tom V. Radogna ,  Art A. Sherman ,  Micheal Sporer ,  Doug J. Tucker ,  Simon N. Yeung

发明人： William F. Baxter ,  Robert G. Gelinas ,  James M. Guyer ,  Dan R. Huck ,  Michael F. Hunt ,  David L. Keating ,  Jeff S. Kimmell ,  Phil J. Roux ,  Liz M. Truebenbach ,  Rob P. Valentine ,  Pat J. Weiler ,  Joseph Cox ,  Barry E. Gillott ,  Andrea Heyda ,  Rob J. Pike ,  Tom V. Radogna ,  Art A. Sherman ,  Micheal Sporer ,  Doug J. Tucker ,  Simon N. Yeung

IPC分类号： G06F11/20 ,  G06F1/04 ,  G06F11/22 ,  G06F11/267 ,  G06F12/08 ,  G06F13/36 ,  G06F11/00

CPC分类号： G06F11/2289 ,  G06F11/22 ,  G06F11/267 ,  G06F12/0813 ,  G06F13/36 ,  G06F2212/2542

摘要： A high availability computer system and methodology including a backplane, having at least one backplane communication bus and a diagnostic bus, a plurality of motherboards, each interfacing to the diagnostic bus. Each motherboard also includes a memory system including main memory distributed among the plurality of motherboards and a memory controller module for accessing said main memory interfacing to said motherboard communication bus. Each motherboard also includes at least one daughterboard, detachably connected to thereto. The motherboard further includes a backplane diagnostic bus interface mechanism interfacing each of the motherboards to the backplane diagnostic bus; a microcontroller for processing information and providing outputs and a test bus controller mechanism including registers therein. The system further includes a scan chain that electrically interconnects functionalities mounted on each motherboard and each of the at least one daughter board to the test bus controller; and an applications program for execution with said microcontroller. The applications program including instructions and criteria to automatically test the functionalities and electrical connections and interconnections, to automatically determine the presence of one or more faulted components and to automatically functionally remove the faulted component(s) from the computer system. Also featured is a balanced clock tree circuit that automatically and selectively supplies certain clock pulses to the logical flip/flops of an ASIC. The system further includes redundant clock generation and distribution circuitry that automatically fails to the redundant clock circuitry in the event of a failure of the normal clock source.

摘要翻译： PCT No.PCT / US96 / 13742 Sec。 371日期1998年2月10日 102（e）1998年2月10日PCT PCT 1996年8月14日PCT公布。 公开号WO97 / 07457 日期1997年2月27日一种高可用性计算机系统和方法，包括背板，具有至少一个底板通信总线和诊断总线，多个主板，每个与诊断总线接口。 每个主板还包括包括分配在多个母板中的主存储器的存储器系统和用于访问与所述主板通信总线接口的所述主存储器的存储器控​​制器模块。 每个主板还包括至少一个子板，可拆卸地连接到其上。 主板还包括背板诊断总线接口机构，将每个主板接口连接到背板诊断总线; 用于处理信息并提供输出的微控制器和包括其中的寄存器的测试总线控制器机构。 该系统还包括扫描链，其将安装在每个主板上的功能和至少一个子板中的每一个电互连到测试总线控制器; 以及用于与所述微控制器执行的应用程序。 应用程序包括自动测试功能和电气连接和互连的指令和标准，以自动确定一个或多个故障组件的存在并自动从计算机系统功能地移除故障组件。 还有一个平衡时钟树电路，可自动选择性地向ASIC的逻辑触发器提供某些时钟脉冲。 该系统还包括在正常时钟源故障的情况下自动地对冗余时钟电路故障的冗余时钟产生和分配电路。