公开(公告)号：US4096566A

公开(公告)日：1978-06-20

申请号：US641202

申请日：1975-12-16

申请人： Jean-Claude Borie ,  Alain Couder ,  Alain Dauby ,  Michel Demange ,  Gerald Lebizay ,  Michel Lechaczynski

发明人： Jean-Claude Borie ,  Alain Couder ,  Alain Dauby ,  Michel Demange ,  Gerald Lebizay ,  Michel Lechaczynski

IPC分类号： H04Q3/545 ,  G06F1/02 ,  G06F9/46 ,  G06F13/36 ,  G06F13/40 ,  G06F15/80 ,  G06F17/10 ,  H04Q11/04 ,  G06F3/05 ,  G06F7/38 ,  H04J3/12

CPC分类号： H04Q11/04 ,  G06F13/4027 ,  G06F15/8007

摘要： A modular digital signal processor based on a master-slave architecture has the capability of expanding its processing power by aggregating additional modules in a tree type structure. In such a processor the control functions are subdivided into groups, each for performance in a distinct control unit. One or more of the control units can perform a master function with respect to one or several slaved control units and can itself be a slave to a higher level control unit. The arithmetic data functions of the processor are performed in pipe line multiplier-accumulator units (PMAU), each of which is controlled by, instructions from an associated control unit.

摘要翻译： 基于主从架构的模块化数字信号处理器具有通过以树型结构聚合附加模块来扩展其处理能力的能力。 在这样一个处理器中，控制功能被分成组，每个组用于在不同的控制单元中执行。 一个或多个控制单元可以相对于一个或多个从属控制单元执行主功能，并且本身可以是较高级控制单元的从属。 处理器的算术数据功能在管线乘法器 - 累加器单元（PMAU）中执行，每个单元由来自相关联的控制单元的指令来控制。