公开(公告)号：US06563183B1

公开(公告)日：2003-05-13

申请号：US10085949

申请日：2002-02-28

申请人： William G. En ,  Arvind Halliyal ,  Minh-Ren Lin ,  Minh Van Ngo ,  Cyrus E. Tabery ,  Chih-Yuh Yang

发明人： William G. En ,  Arvind Halliyal ,  Minh-Ren Lin ,  Minh Van Ngo ,  Cyrus E. Tabery ,  Chih-Yuh Yang

IPC分类号： H01L2976

CPC分类号： H01L21/823425 ,  H01L21/823462

摘要： The invention provides an integrated circuit fabricated on a semiconductor substrate. The integrated circuit comprises a first field effect transistor and a second field effect transistor. The first field effect transistor comprises a first polysilicon gate positioned above a first channel region of the substrate and isolated from the first channel region by a first dielectric layer extending the entire length of the first polysilicon gate. The first dielectric layer comprises a first dielectric material with a first dielectric constant. The second field effect transistor comprises a second polysilicon gate positioned above a second channel region on the substrate and isolated from the second channel region by a second dielectric layer extending the entire length of the second polysilicon gate. The second dielectric layer comprises a second dielectric material with a second dielectric constant. The first dielectric constant and the second dielectric constant may be different and both may be greater than the dielectric constant of silicon dioxide.

摘要翻译： 本发明提供一种在半导体衬底上制造的集成电路。 集成电路包括第一场效应晶体管和第二场效应晶体管。 第一场效应晶体管包括位于衬底的第一沟道区上方的第一多晶硅栅极，并通过延伸第一多晶硅栅极的整个长度的第一电介质层与第一沟道区隔离。 第一电介质层包括具有第一介电常数的第一电介质材料。 第二场效应晶体管包括位于衬底上的第二沟道区上方的第二多晶硅栅极，并且通过延伸第二多晶硅栅极的整个长度的第二电介质层与第二沟道区隔离。 第二电介质层包括具有第二介电常数的第二电介质材料。 第一介电常数和第二介电常数可以是不同的，并且它们都可以大于二氧化硅的介电常数。