公开(公告)号：US06310599B1

公开(公告)日：2001-10-30

申请号：US08704842

申请日：1996-08-28

申请人： Vlad Bril ,  Alexander Julian Eglit ,  Robin Sungsoo Han ,  Muralidhar Reddy Jammula

发明人： Vlad Bril ,  Alexander Julian Eglit ,  Robin Sungsoo Han ,  Muralidhar Reddy Jammula

IPC分类号： G09G333

CPC分类号： G09G3/36 ,  G09G2330/02 ,  G09G2330/04

摘要： A flat panel display controller is provided with a circuit for monitoring clocking signal(s) to the flat panel display. A clocking signal output to the flat panel display may be fed back to the display controller using a conventional I/O pad. In the preferred embodiment, the fed back clocking signal resets a counter. In a second embodiment, the fed back clocking signal may then pass through an edge detector whose output then resets the counter. The counter will overflow if a edge signal is not received within a predetermined time period. If an overflow occurs, the carry signal of the counter will initiate a flat panel power shutdown through power control circuitry. The clock signal for the counter may be derived from an off-chip oscillator such that if a failure occurs within the display controller, the counter will continue to function.

摘要翻译： 平板显示控制器设置有用于监视平板显示器的时钟信号的电路。 输出到平板显示器的定时信号可以使用传统的I / O垫反馈到显示控制器。 在优选实施例中，反馈时钟信号复位计数器。 在第二实施例中，反馈时钟信号然后可以通过边沿检测器，其输出然后复位该计数器。 如果在预定时间段内没有接收到边缘信号，计数器将溢出。 如果发生溢出，计数器的进位信号将通过电源控制电路启动平板电源关闭。 计数器的时钟信号可以从片外振荡器导出，使得如果在显示控制器内发生故障，则计数器将继续工作。