公开(公告)号：US6054377A

公开(公告)日：2000-04-25

申请号：US858109

申请日：1997-05-19

申请人： Stanley M. Filipiak ,  John C. Arnold ,  Phillip Crabtree

发明人： Stanley M. Filipiak ,  John C. Arnold ,  Phillip Crabtree

IPC分类号： H01L21/316 ,  H01L21/768 ,  H01L21/441

CPC分类号： H01L21/76807 ,  H01L21/31625 ,  H01L2221/1031 ,  H01L2221/1036

摘要： A inlaid interconnect is formed in a semiconductor device (30). A first interlayer dielectric (ILD) 40 is deposited and etched to form a via opening (44). An etchstop layer (42) is deposited on ILD (40). A second ILD (45) is deposited on etchstop layer (42) in a manner so that a pinch-off region (46) is formed to prevent substantial deposition of the ILD material into via opening (44). While a small deposit (47) of ILD material may form within the via opening, this can be easily removed in a subsequent etch of ILD (45) which forms a trench opening (48) in ILD (45). A metal layer (50) is then deposited and polished to form a metal interconnect having a trench portion (52) and a via portion (54) in device (30). The present invention avoids the need for a substantial over-etch to clear the via, and avoids the need to form a thick resist mask to form the via opening, while maintaining a controlled via diameter.

摘要翻译： 嵌入的互连形成在半导体器件（30）中。 沉积和蚀刻第一层间电介质（ILD）40以形成通孔（44）。 蚀刻阻挡层（42）沉积在ILD（40）上。 第二ILD（45）以这样的方式沉积在蚀刻阻挡层（42）上，使得形成夹断区域（46）以防止ILD材料大量沉积到通孔（44）中。 虽然ILD材料的小沉积物（47）可以在通孔开口内形成，但是在ILD（45）中形成沟槽开口（48）的ILD（45）的后续蚀刻中可以容易地去除这种沉积物（47）。 然后沉积和抛光金属层（50）以形成在器件（30）中具有沟槽部分（52）和通孔部分（54）的金属互连。 本发明避免了实质上过度蚀刻以清除通孔的需要，并避免需要形成厚的抗蚀剂掩模以形成通路孔，同时保持受控的通孔直径。