公开(公告)号：US20090241075A1

公开(公告)日：2009-09-24

申请号：US12053852

申请日：2008-03-24

申请人： Shahriar Ahmed ,  Kedar Dongre ,  Jeffrey C. Hunter ,  Rott Pavel ,  Vincent Rayappa ,  Joseph Yip

发明人： Shahriar Ahmed ,  Kedar Dongre ,  Jeffrey C. Hunter ,  Rott Pavel ,  Vincent Rayappa ,  Joseph Yip

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F2217/12 ,  G06F2217/14 ,  Y02P90/265

摘要： Embodiments of an IC design system for test row/structure layout design are described in this application. The design system may include a test chip complier database, a test chip complier engine (TCCE), and a user interface module. The TCCE may be configured to communicate with at least the test chip compiler database and the user interface module, and configured to allow a user to automatically generate a test chip layout by providing an integrated circuit design system. With the system, a user can automatically generate a design by specifying the test row or test structure layout requirements for the design using sets of predefined templates, changing design template parameters using a table driven input format, scheduling generation of the design on a preferred layout design tool, visually inspecting the generated design for errors, and/or applying version controls to the generated design. Other embodiments are described.

摘要翻译： 在本申请中描述了用于测试行/结构布局设计的IC设计系统的实施例。 该设计系统可以包括测试芯片编码器数据库，测试芯片编译器引擎（TCCE）和用户接口模块。 TCCE可以被配置为与至少测试芯片编译器数据库和用户界面模块通信，并且被配置为允许用户通过提供集成电路设计系统来自动生成测试芯片布局。 使用该系统，用户可以通过使用预定义模板集来指定设计的测试行或测试结构布局要求来自动生成设计，使用表驱动的输入格式更改设计模板参数，在优选布局上调度生成设计 设计工具，目视检查生成的设计错误，和/或对生成的设计应用版本控制。 描述其他实施例。