公开(公告)号：US08972699B2

公开(公告)日：2015-03-03

申请号：US12107082

申请日：2008-04-22

申请人： Tai-Ji Lin ,  Tien-Wei Hsieh ,  Yuan-Hua Chu ,  Shih-Hao Ou ,  Xiang-Sheng Deng ,  Chih-Wei Liu

发明人： Tai-Ji Lin ,  Tien-Wei Hsieh ,  Yuan-Hua Chu ,  Shih-Hao Ou ,  Xiang-Sheng Deng ,  Chih-Wei Liu

IPC分类号： G06F9/30 ,  G06F9/50 ,  G06F9/38

CPC分类号： G06F9/505 ,  G06F9/3877 ,  G06F2209/5017

摘要： A multicore interface with dynamic task management capability and a task loading and offloading method thereof are provided. The method disposes a communication interface between a micro processor unit (MPU) and a digital signal processor (DSP) and dynamically manages tasks assigned by the MPU to the DSP. First, an idle processing unit of the DSP is searched, and then one of a plurality of threads of the task is assigned to the processing unit. Finally, the processing unit is activated to execute the thread. Accordingly, the communication efficiency of the multicore processor can be effectively increased while the hardware cost can be saved.

摘要翻译： 提供了具有动态任务管理功能的多核接口及其任务加载和卸载方法。 该方法在微处理器单元（MPU）和数字信号处理器（DSP）之间配置通信接口，动态管理由MPU分配给DSP的任务。 首先，搜索DSP的空闲处理单元，然后将任务的多个线程中的一个分配给处理单元。 最后，处理单元被激活以执行线程。 因此，可以有效地提高多核处理器的通信效率，同时可以节省硬件成本。

公开(公告)号：US20130311529A1

公开(公告)日：2013-11-21

申请号：US13611146

申请日：2012-09-12

申请人： Chih-Wei Liu ,  Kuo-Chiang Chang ,  Shih-Hao Ou ,  Yu-Wen Chen

发明人： Chih-Wei Liu ,  Kuo-Chiang Chang ,  Shih-Hao Ou ,  Yu-Wen Chen

IPC分类号： G06F7/00

CPC分类号： G06F7/527

摘要： An arithmetic module is provided, including a first adder, a first shifter coupled to the first adder, a multiplier coupled to the first shifter for receiving an external coefficient signal, a digit alignment unit coupled to the multiplier, a second adder coupled to the digit alignment unit, and a second shifter coupled to the second adder. The arithmetic module reduces the overall computation time effectively, as compared with a scalar processor, by employing a serial data connection design, and also significantly reduces power consumption of the digital signal processor by requiring fewer input and output ends than those of a multi-issue processor.

摘要翻译： 提供了一种算术模块，包括第一加法器，耦合到第一加法器的第一移位器，耦合到第一移位器的乘法器，用于接收外部系数信号，耦合到乘法器的数字对准单元，耦合到数字的第二加法器 对准单元和耦合到第二加法器的第二移位器。 与标量处理器相比，算术模块通过采用串行数据连接设计，有效地减少了总体计算时间，并且通过要求比多问题的输入和输出端要求更少的输入和输出端，还可显着降低数字信号处理器的功耗 处理器。

公开(公告)号：US20090172683A1

公开(公告)日：2009-07-02

申请号：US12107082

申请日：2008-04-22

申请人： Tai-Ji Lin ,  Tien-Wei Hsieh ,  Yuan-Hua Chu ,  Shih-Hao Ou ,  Xiang-Sheng Deng ,  Chih-Wei Liu

发明人： Tai-Ji Lin ,  Tien-Wei Hsieh ,  Yuan-Hua Chu ,  Shih-Hao Ou ,  Xiang-Sheng Deng ,  Chih-Wei Liu

IPC分类号： G06F9/46

CPC分类号： G06F9/505 ,  G06F9/3877 ,  G06F2209/5017

摘要： A multicore interface with dynamic task management capability and a task loading and offloading method thereof are provided. The method disposes a communication interface between a micro processor unit (MPU) and a digital signal processor (DSP) and dynamically manages tasks assigned by the MPU to the DSP. First, an idle processing unit of the DSP is searched, and then one of a plurality of threads of the task is assigned to the processing unit. Finally, the processing unit is activated to execute the thread. Accordingly, the communication efficiency of the multicore processor can be effectively increased while the hardware cost can be saved.

摘要翻译： 提供了具有动态任务管理功能的多核接口及其任务加载和卸载方法。 该方法在微处理器单元（MPU）和数字信号处理器（DSP）之间配置通信接口，动态管理由MPU分配给DSP的任务。 首先，搜索DSP的空闲处理单元，然后将任务的多个线程中的一个分配给处理单元。 最后，处理单元被激活以执行线程。 因此，可以有效地提高多核处理器的通信效率，同时可以节省硬件成本。

公开(公告)号：US08972471B2

公开(公告)日：2015-03-03

申请号：US13611146

申请日：2012-09-12

申请人： Chih-Wei Liu ,  Kuo-Chiang Chang ,  Shih-Hao Ou ,  Yu-Wen Chen

发明人： Chih-Wei Liu ,  Kuo-Chiang Chang ,  Shih-Hao Ou ,  Yu-Wen Chen

IPC分类号： G06F7/483

CPC分类号： G06F7/527

摘要： An arithmetic module is provided, including a first adder, a first shifter coupled to the first adder, a multiplier coupled to the first shifter for receiving an external coefficient signal, a digit alignment unit coupled to the multiplier, a second adder coupled to the digit alignment unit, and a second shifter coupled to the second adder. The arithmetic module reduces the overall computation time effectively, as compared with a scalar processor, by employing a serial data connection design, and also significantly reduces power consumption of the digital signal processor by requiring fewer input and output ends than those of a multi-issue processor.

摘要翻译： 提供了一种算术模块，包括第一加法器，耦合到第一加法器的第一移位器，耦合到第一移位器的乘法器，用于接收外部系数信号，耦合到乘法器的数字对准单元，耦合到数字的第二加法器 对准单元和耦合到第二加法器的第二移位器。 与标量处理器相比，算术模块通过采用串行数据连接设计，有效地减少了总体计算时间，并且通过要求比多问题的输入和输出端要求更少的输入和输出端，还可显着降低数字信号处理器的功耗 处理器。