公开(公告)号：US20110138248A1

公开(公告)日：2011-06-09

申请号：US12707848

申请日：2010-02-18

申请人： Chien-Ming Wu ,  Ming-Der Shieh ,  Chun-Ming Huang ,  Chi-Sheng Lin ,  Shih-Hao Fang ,  Shing-Chung Tang

发明人： Chien-Ming Wu ,  Ming-Der Shieh ,  Chun-Ming Huang ,  Chi-Sheng Lin ,  Shih-Hao Fang ,  Shing-Chung Tang

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： H03M13/116 ,  H03M13/1137 ,  H03M13/6505 ,  H03M13/6566

摘要： A method for arranging memories of a low-complexity low-density parity-check (LDPC) decoder and a low-complexity LDPC decoder using the same method are provided. The main idea of the method for arranging memories of a low-complexity LDPC decoder is to merge at least one or two small-capacity memory blocks into one memory group, so that the memory area can be reduced and the power consumption in reading or writing data is lowered. Besides, as the merged memory group shares the same address line in reading or writing data, at least one delay unit is used to adjust the reading or writing order and thereby ensure data validity. A low-complexity LDPC decoder using the disclosed method can meet the demands of high processing rate and low power consumption.

摘要翻译： 提供了一种用于使用相同方法来布置低复杂度低密度奇偶校验（LDPC）解码器和低复杂度LDPC解码器的存储器的方法。 用于布置低复杂度LDPC解码器的存储器的方法的主要思想是将至少一个或两个小容量存储器块合并到一个存储器组中，使得存储器区域可以减少，读取或写入中的功耗 数据降低。 此外，由于合并的存储器组在读取或写入数据时共享相同的地址线，所以使用至少一个延迟单元来调整读取或写入顺序，从而确保数据的有效性。 使用所公开的方法的低复杂度LDPC解码器可以满足高处理速率和低功耗的需求。

公开(公告)号：US08219879B2

公开(公告)日：2012-07-10

申请号：US12707848

申请日：2010-02-18

申请人： Chien-Ming Wu ,  Ming-Der Shieh ,  Chun-Ming Huang ,  Chi-Sheng Lin ,  Shih-Hao Fang ,  Shing-Chung Tang

发明人： Chien-Ming Wu ,  Ming-Der Shieh ,  Chun-Ming Huang ,  Chi-Sheng Lin ,  Shih-Hao Fang ,  Shing-Chung Tang

IPC分类号： H03M13/00 ,  G11C29/00 ,  G06F11/00

CPC分类号： H03M13/116 ,  H03M13/1137 ,  H03M13/6505 ,  H03M13/6566

摘要： A method for arranging memories of a low-complexity low-density parity-check (LDPC) decoder and a low-complexity LDPC decoder using the same method are provided. The main idea of the method for arranging memories of a low-complexity LDPC decoder is to merge at least one or two small-capacity memory blocks into one memory group, so that the memory area can be reduced and the power consumption in reading or writing data is lowered. Besides, as the merged memory group shares the same address line in reading or writing data, at least one delay unit is used to adjust the reading or writing order and thereby ensure data validity. A low-complexity LDPC decoder using the disclosed method can meet the demands of high processing rate and low power consumption.

摘要翻译： 提供了一种用于使用相同方法来布置低复杂度低密度奇偶校验（LDPC）解码器和低复杂度LDPC解码器的存储器的方法。 用于布置低复杂度LDPC解码器的存储器的方法的主要思想是将至少一个或两个小容量存储器块合并到一个存储器组中，使得存储器区域可以减少，读取或写入中的功耗 数据降低。 此外，由于合并的存储器组在读取或写入数据时共享相同的地址线，所以使用至少一个延迟单元来调整读取或写入顺序，从而确保数据的有效性。 使用所公开的方法的低复杂度LDPC解码器可以满足高处理速率和低功耗的需求。