公开(公告)号：US08692296B2

公开(公告)日：2014-04-08

申请号：US13370132

申请日：2012-02-09

申请人： Chun-Chang Chen ,  Shun-Shing Yang ,  Shih-Chi Fu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

发明人： Chun-Chang Chen ,  Shun-Shing Yang ,  Shih-Chi Fu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

IPC分类号： H01L27/118 ,  H01L21/20

CPC分类号： H01L21/823437 ,  H01L21/0274 ,  H01L21/32139 ,  H01L27/1052

摘要： Semiconductor devices and manufacturing methods thereof are disclosed. In one embodiment, a semiconductor device includes a workpiece with a first region having a plurality of first features and a second region having a plurality of second features proximate the first region. The first region and the second region share a patterning overlap region disposed between the first region and the second region. The patterning overlap region includes a residue feature with an aspect ratio of about 4 or less.

摘要翻译： 公开了半导体器件及其制造方法。 在一个实施例中，半导体器件包括具有多个第一特征的第一区域的工件和具有靠近第一区域的多个第二特征的第二区域。 第一区域和第二区域共享布置在第一区域和第二区域之间的图案化重叠区域。 图案重叠区域包括长宽比为约4或更小的残留特征。

公开(公告)号：US20140080067A1

公开(公告)日：2014-03-20

申请号：US13616802

申请日：2012-09-14

申请人： Chun-Chang Chen ,  Shun-Shing Yang ,  Chuan-Ling Wu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

发明人： Chun-Chang Chen ,  Shun-Shing Yang ,  Chuan-Ling Wu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

IPC分类号： G03F7/20

CPC分类号： H01L21/0332

摘要： A method of fabricating a semiconductor integrated circuit (IC) is disclosed. The method includes providing a substrate having two different topography areas adjacent to each other. A step-forming material (SFM) is deposited over the substrate. A patterned SFM is formed in the low topography area of the two areas. The formation of the patterned SFM provides a fairly planar surface across over the substrate.

摘要翻译： 公开了制造半导体集成电路（IC）的方法。 该方法包括提供具有彼此相邻的两个不同形貌区域的基底。 步骤形成材料（SFM）沉积在衬底上。 在两个区域的低地形区域中形成图案化的SFM。 图案化SFM的形成提供跨越衬底的相当平坦的表面。

公开(公告)号：US08883403B2

公开(公告)日：2014-11-11

申请号：US13616802

申请日：2012-09-14

申请人： Chun-Chang Chen ,  Shun-Shing Yang ,  Chuan-Ling Wu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

发明人： Chun-Chang Chen ,  Shun-Shing Yang ,  Chuan-Ling Wu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

IPC分类号： G03F7/26

CPC分类号： H01L21/0332

摘要： A method of fabricating a semiconductor integrated circuit (IC) is disclosed. The method includes providing a substrate having two different topography areas adjacent to each other. A step-forming material (SFM) is deposited over the substrate. A patterned SFM is formed in the low topography area of the two areas. The formation of the patterned SFM provides a fairly planar surface across over the substrate.

摘要翻译： 公开了制造半导体集成电路（IC）的方法。 该方法包括提供具有彼此相邻的两个不同形貌区域的基底。 步骤形成材料（SFM）沉积在衬底上。 在两个区域的低地形区域中形成图案化的SFM。 图案化SFM的形成提供跨越衬底的相当平坦的表面。

公开(公告)号：US20130207163A1

公开(公告)日：2013-08-15

申请号：US13370132

申请日：2012-02-09

申请人： Chun-Chang Chen ,  Shun-Shing Yang ,  Shih-Chi Fu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

发明人： Chun-Chang Chen ,  Shun-Shing Yang ,  Shih-Chi Fu ,  Wang-Pen Mo ,  Hung-Chang Hsieh

IPC分类号： H01L27/04 ,  H01L21/20 ,  H01L29/02

CPC分类号： H01L21/823437 ,  H01L21/0274 ,  H01L21/32139 ,  H01L27/1052

摘要： Semiconductor devices and manufacturing methods thereof are disclosed. In one embodiment, a semiconductor device includes a workpiece with a first region having a plurality of first features and a second region having a plurality of second features proximate the first region. The first region and the second region share a patterning overlap region disposed between the first region and the second region. The patterning overlap region includes a residue feature with an aspect ratio of about 4 or less.

摘要翻译： 公开了半导体器件及其制造方法。 在一个实施例中，半导体器件包括具有多个第一特征的第一区域的工件和具有靠近第一区域的多个第二特征的第二区域。 第一区域和第二区域共享布置在第一区域和第二区域之间的图案化重叠区域。 图案重叠区域包括长宽比为约4或更小的残留特征。