公开(公告)号：US20080086604A1

公开(公告)日：2008-04-10

申请号：US11642038

申请日：2006-12-19

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G06F13/00

CPC分类号： G06F13/16 ,  Y02D10/14

摘要： In various embodiments, apparatus and systems, as well as methods, may include an enhanced register to provide actuator signals to a memory array, the enhanced register including a first memory device including an first enable input, a first data input coupled to a register data input, and first memory device output, the first memory device output to couple to the memory array, and the enhances register to include a second memory device including a second enable input, a second data input coupled to the register data input, and a second memory device output, wherein the second memory device output provides a first output signal indicating when one or more of the actuator signals from the first memory device output are to be coupled to the register data input.

摘要翻译： 在各种实施例中，装置和系统以及方法可以包括增强型寄存器以向存储器阵列提供致动器信号，增强型寄存器包括第一存储器件，其包括第一使能输入，耦合到寄存器数据的第一数据输入 输入和第一存储器件输出，第一存储器件输出以耦合到存储器阵列，并且增强寄存器以包括第二存储器件，其包括第二使能输入，耦合到寄存器数据输入的第二数据输入和第二存储器 存储器件输出，其中第二存储器件输出提供指示何时来自第一存储器件输出的一个或多个致动器信号将被耦合到寄存器数据输入的第一输出信号。

公开(公告)号：US07934048B2

公开(公告)日：2011-04-26

申请号：US12619364

申请日：2009-11-16

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G06F12/00

CPC分类号： G06F13/16 ,  Y02D10/14

摘要： In various embodiments, apparatus and systems, as well as methods, may include an enhanced register to provide actuator signals to a memory array, the enhanced register including a first memory device including an first enable input, a first data input coupled to a register data input, and first memory device output, the first memory device output to couple to the memory array, and the enhances register to include a second memory device including a second enable input, a second data input coupled to the register data input, and a second memory device output, wherein the second memory device output provides a first output signal indicating when one or more of the actuator signals from the first memory device output are to be coupled to the register data input.

摘要翻译： 在各种实施例中，装置和系统以及方法可以包括增强型寄存器以向存储器阵列提供致动器信号，增强型寄存器包括第一存储器件，其包括第一使能输入，耦合到寄存器数据的第一数据输入 输入和第一存储器件输出，第一存储器件输出以耦合到存储器阵列，并且增强寄存器以包括第二存储器件，其包括第二使能输入，耦合到寄存器数据输入的第二数据输入和第二存储器 存储器件输出，其中第二存储器件输出提供指示何时来自第一存储器件输出的一个或多个致动器信号将被耦合到寄存器数据输入的第一输出信号。

公开(公告)号：US20100064188A1

公开(公告)日：2010-03-11

申请号：US12619364

申请日：2009-11-16

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G06F11/267

CPC分类号： G06F13/16 ,  Y02D10/14

摘要： In various embodiments, apparatus and systems, as well as methods, may include an enhanced register to provide actuator signals to a memory array, the enhanced register including a first memory device including an first enable input, a first data input coupled to a register data input, and first memory device output, the first memory device output to couple to the memory array, and the enhances register to include a second memory device including a second enable input, a second data input coupled to the register data input, and a second memory device output, wherein the second memory device output provides a first output signal indicating when one or more of the actuator signals from the first memory device output are to be coupled to the register data input.

摘要翻译： 在各种实施例中，装置和系统以及方法可以包括增强型寄存器以向存储器阵列提供致动器信号，增强型寄存器包括第一存储器件，其包括第一使能输入，耦合到寄存器数据的第一数据输入 输入和第一存储器件输出，第一存储器件输出以耦合到存储器阵列，并且增强寄存器以包括第二存储器件，其包括第二使能输入，耦合到寄存器数据输入的第二数据输入和第二存储器 存储器件输出，其中第二存储器件输出提供指示何时来自第一存储器件输出的一个或多个致动器信号将被耦合到寄存器数据输入的第一输出信号。

公开(公告)号：US20090067252A1

公开(公告)日：2009-03-12

申请号：US12032928

申请日：2008-02-18

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G11C16/06 ,  G11C17/18

CPC分类号： G11C17/18

摘要： One or more embodiments of the present disclosure provide methods, devices, and systems for operating memory devices having fuse circuits. One method embodiment includes detecting a signal indicating whether a voltage used during operation of at least one of a number of fuse circuits has reached a threshold level, initializing at least one of the number of fuse circuits in response to detecting that the voltage has reached the threshold level, and reading an output of at least one of the number of fuse circuits at least partially in response to a detected state change of an output of the at least one initialized fuse circuit.

摘要翻译： 本公开的一个或多个实施例提供了用于操作具有熔丝电路的存储器件的方法，装置和系统。 一种方法实施例包括检测指示在多个熔丝电路中的至少一个的操作期间使用的电压是否已经达到阈值电平的信号，响应于检测到电压已达到阈值而初始化多个熔丝电路中的至少一个 至少部分地响应于所述至少一个初始化熔丝电路的输出的检测到的状态改变来读取所述多个熔丝电路中的至少一个的输出。

公开(公告)号：US07738310B2

公开(公告)日：2010-06-15

申请号：US12032928

申请日：2008-02-18

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G11C17/18 ,  G11C17/00 ,  H01L7/00 ,  H01H85/00

CPC分类号： G11C17/18

摘要： One or more embodiments of the present disclosure provide methods, devices, and systems for operating memory devices having fuse circuits. One method embodiment includes detecting a signal indicating whether a voltage used during operation of at least one of a number of fuse circuits has reached a threshold level, initializing at least one of the number of fuse circuits in response to detecting that the voltage has reached the threshold level, and reading an output of at least one of the number of fuse circuits at least partially in response to a detected state change of an output of the at least one initialized fuse circuit.

摘要翻译： 本公开的一个或多个实施例提供了用于操作具有熔丝电路的存储器件的方法，装置和系统。 一种方法实施例包括检测指示在多个熔丝电路中的至少一个的操作期间使用的电压是否已经达到阈值电平的信号，响应于检测到电压已达到阈值而初始化多个熔丝电路中的至少一个 至少部分地响应于所述至少一个初始化熔丝电路的输出的检测到的状态改变来读取所述多个熔丝电路中的至少一个的输出。

公开(公告)号：US08275926B2

公开(公告)日：2012-09-25

申请号：US13093657

申请日：2011-04-25

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G06F12/00

CPC分类号： G06F13/16 ,  Y02D10/14

摘要： In various embodiments, apparatus and systems, as well as methods, may include an enhanced register to provide actuator signals to a memory array, the enhanced register including a first memory device including an first enable input, a first data input coupled to a register data input, and first memory device output, the first memory device output to couple to the memory array, and the enhances register to include a second memory device including a second enable input, a second data input coupled to the register data input, and a second memory device output, wherein the second memory device output provides a first output signal indicating when one or more of the actuator signals from the first memory device output are to be coupled to the register data input.

摘要翻译： 在各种实施例中，装置和系统以及方法可以包括增强型寄存器以向存储器阵列提供致动器信号，增强型寄存器包括第一存储器件，其包括第一使能输入，耦合到寄存器数据的第一数据输入 输入和第一存储器件输出，第一存储器件输出以耦合到存储器阵列，并且增强寄存器以包括第二存储器件，其包括第二使能输入，耦合到寄存器数据输入的第二数据输入和第二存储器 存储器件输出，其中第二存储器件输出提供指示何时来自第一存储器件输出的一个或多个致动器信号将被耦合到寄存器数据输入的第一输出信号。

公开(公告)号：US20110208902A1

公开(公告)日：2011-08-25

申请号：US13093657

申请日：2011-04-25

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G06F12/00

CPC分类号： G06F13/16 ,  Y02D10/14

摘要： In various embodiments, apparatus and systems, as well as methods, may include an enhanced register to provide actuator signals to a memory array, the enhanced register including a first memory device including an first enable input, a first data input coupled to a register data input, and first memory device output, the first memory device output to couple to the memory array, and the enhances register to include a second memory device including a second enable input, a second data input coupled to the register data input, and a second memory device output, wherein the second memory device output provides a first output signal indicating when one or more of the actuator signals from the first memory device output are to be coupled to the register data input.

摘要翻译： 在各种实施例中，装置和系统以及方法可以包括增强型寄存器以向存储器阵列提供致动器信号，增强型寄存器包括第一存储器件，其包括第一使能输入，耦合到寄存器数据的第一数据输入 输入和第一存储器件输出，第一存储器件输出以耦合到存储器阵列，并且增强寄存器以包括第二存储器件，其包括第二使能输入，耦合到寄存器数据输入的第二数据输入和第二存储器 存储器件输出，其中第二存储器件输出提供指示何时来自第一存储器件输出的一个或多个致动器信号将被耦合到寄存器数据输入的第一输出信号。

公开(公告)号：US07620859B2

公开(公告)日：2009-11-17

申请号：US11642038

申请日：2006-12-19

申请人： Giovanni Naso ,  Stefano Donnola

发明人： Giovanni Naso ,  Stefano Donnola

IPC分类号： G06F12/00

CPC分类号： G06F13/16 ,  Y02D10/14

摘要： In various embodiments, apparatus and systems, as well as methods, may include an enhanced register to provide actuator signals to a memory array, the enhanced register including a first memory device including an first enable input, a first data input coupled to a register data input, and first memory device output, the first memory device output to couple to the memory array, and the enhances register to include a second memory device including a second enable input, a second data input coupled to the register data input, and a second memory device output, wherein the second memory device output provides a first output signal indicating when one or more of the actuator signals from the first memory device output are to be coupled to the register data input.

摘要翻译： 在各种实施例中，装置和系统以及方法可以包括增强型寄存器以向存储器阵列提供致动器信号，增强型寄存器包括第一存储器件，其包括第一使能输入，耦合到寄存器数据的第一数据输入 输入和第一存储器件输出，第一存储器件输出以耦合到存储器阵列，并且增强寄存器以包括第二存储器件，其包括第二使能输入，耦合到寄存器数据输入的第二数据输入和第二存储器 存储器件输出，其中第二存储器件输出提供指示何时来自第一存储器件输出的一个或多个致动器信号将被耦合到寄存器数据输入的第一输出信号。