公开(公告)号：US06754760B1

公开(公告)日：2004-06-22

申请号：US09644223

申请日：2000-08-21

申请人： Wilson Yee ,  Brian Fox ,  Sridhar Krishnamurthy ,  Bart Reynolds ,  Steven Winegarden

发明人： Wilson Yee ,  Brian Fox ,  Sridhar Krishnamurthy ,  Bart Reynolds ,  Steven Winegarden

IPC分类号： G06F1340

CPC分类号： G06F13/4018

摘要： Interface logic is disclosed. The interface logic comprises a first address decoder, a first set of mode logic coupled to the address decoder and a first selector coupled to the first set of mode logic. The interface logic is adaptable to connect the programmable logic to the system interconnect via one of a plurality of access modes supported by the system interconnect.

摘要翻译： 公开了接口逻辑。 接口逻辑包括第一地址解码器，耦合到地址解码器的第一模式逻辑组和耦合到第一组模式逻辑的第一选择器。 接口逻辑适用于通过系统互连支持的多种访问模式之一将可编程逻辑连接到系统互连。

公开(公告)号：US06459646B1

公开(公告)日：2002-10-01

申请号：US09746524

申请日：2000-12-21

申请人： Wilson Yee ,  Fung Fung Lee ,  Edmond Cheung

发明人： Wilson Yee ,  Fung Fung Lee ,  Edmond Cheung

IPC分类号： G11C800

CPC分类号： G11C8/12

摘要： A method and system for the rapid and precise configuration of a bank of logic in a configurable system on a chip. The configuration memory array is partitioned into a plurality banks. Configuration circuitry is implemented for each bank. This allows for the configuration of one or more banks while the other banks remain operable.

摘要翻译： 一种用于在芯片上的可配置系统中快速和精确地配置逻辑组的方法和系统。 配置存储器阵列被划分成多个存储体。 为每个银行实施配置电路。 这允许一个或多个银行的配置，而其他银行保持可操作。