公开(公告)号：US5544326A

公开(公告)日：1996-08-06

申请号：US29910

申请日：1993-03-11

申请人： Allan F. Pease ,  Richard Moore

发明人： Allan F. Pease ,  Richard Moore

IPC分类号： G06F5/10 ,  G06F5/12 ,  G06F13/12 ,  G06F13/40 ,  G06F13/38

CPC分类号： G06F5/12 ,  G06F13/124 ,  G06F13/126 ,  G06F13/4063 ,  G06F2205/126

摘要： A single chip SCSI controller circuit has a pair of input and output first in, first out (FIFO) buffers as well as a main buffer. The circuit supports synchronous and asynchronous data transfers which are fully compatible with the SCSI-II specification. A mode select pin may be selectively actuated by the user or by attached interface circuitry to configure the chip for either microchannel architecture (MCA) or industry standard architecture (ISA) compatibility.

摘要翻译： 单芯片SCSI控制器电路首先具有一对输入和输出，先进先出（FIFO）缓冲器以及主缓冲器。 该电路支持与SCSI-II规范完全兼容的同步和异步数据传输。 模式选择引脚可以由用户或连接的接口电路选择性地启动，以配置用于微通道架构（MCA）或工业标准架构（ISA）兼容性的芯片。

公开(公告)号：US5557750A

公开(公告)日：1996-09-17

申请号：US963583

申请日：1992-10-20

申请人： Richard S. Moore ,  Allan F. Pease

发明人： Richard S. Moore ,  Allan F. Pease

IPC分类号： G06F5/10 ,  G06F5/12 ,  G06F13/12 ,  G06F13/40 ,  G06F5/06

CPC分类号： G06F5/12 ,  G06F13/124 ,  G06F13/126 ,  G06F13/4063 ,  G06F2205/126

摘要： A single chip peripheral bus adapter circuit has a pair of input and output first in, first out (FIFO) buffers, a main buffer, and a pair of supporting registers. The registers increase the performance of the circuit by eliminating or reducing wait states.

摘要翻译： 单片外设总线适配器电路首先具有一对输入和输出，先进先出（FIFO）缓冲器，主缓冲器和一对支持寄存器。 寄存器通过消除或减少等待状态来增加电路的性能。