公开(公告)号：US20060160253A1

公开(公告)日：2006-07-20

申请号：US11332315

申请日：2006-01-17

申请人： Bong-Kil Kim ,  Dae-Ho Go ,  Yun-Jung Moon

发明人： Bong-Kil Kim ,  Dae-Ho Go ,  Yun-Jung Moon

IPC分类号： H01L21/66 ,  H01L21/02

CPC分类号： H01L21/67109

摘要： A method and apparatus for regulating the temperature a wafer is provided. The apparatus may include a temperature controlling unit provided within the chamber and regulating the temperature of the wafer; a wafer support pin for adjusting the position of the wafer with respect to the temperature controlling unit; and/or a positioning assembly for adjusting the wafer support pin by which the position of the wafer is controlled. The temperature of a wafer baked at a high temperature may be regulated by performing a series of temperature controlling operation in order to reduce the possibility of fracturing the wafer due to a change in temperature.

摘要翻译： 一种用于调节晶片温度的方法和装置。 设备可以包括设置在室内并调节晶片的温度的温度控制单元; 用于调节晶片相对于温度控制单元的位置的晶片支撑销; 和/或用于调节晶片支撑销的定位组件，由此控制晶片的位置。 可以通过进行一系列温度控制操作来调节在高温下烘烤的晶片的温度，以便降低由于温度变化导致晶片压裂的可能性。

公开(公告)号：US20090170257A1

公开(公告)日：2009-07-02

申请号：US12344551

申请日：2008-12-28

申请人： Bong-Kil Kim

发明人： Bong-Kil Kim

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823892 ,  H01L27/0928

摘要： A method of manufacturing a transistor may include: forming a first well over a silicon substrate; forming a first mask pattern over the silicon substrate and using the formed first mask pattern to form a second well; removing the first mask pattern; forming a second mask pattern over the silicon substrate and using the formed second mask pattern to form a first drift region; removing the second mask pattern; forming a third mask pattern and using the formed third mask pattern to form a second drift region; removing the third mask pattern; forming a field oxide film over the silicon substrate; and introducing first conductive impurity ions into an upper surface of the silicon substrate by channel ion implantation.

摘要翻译： 制造晶体管的方法可以包括：在硅衬底上形成第一阱; 在所述硅衬底上形成第一掩模图案并使用所形成的第一掩模图案形成第二阱; 去除第一掩模图案; 在所述硅衬底上形成第二掩模图案，并使用所形成的第二掩模图案形成第一漂移区域; 去除第二掩模图案; 形成第三掩模图案并使用所形成的第三掩模图案形成第二漂移区域; 去除第三掩模图案; 在硅衬底上形成场氧化膜; 并且通过沟道离子注入将第一导电杂质离子引入硅衬底的上表面。

公开(公告)号：US07632732B2

公开(公告)日：2009-12-15

申请号：US12344551

申请日：2008-12-28

申请人： Bong-Kil Kim

发明人： Bong-Kil Kim

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823892 ,  H01L27/0928

摘要： A method of manufacturing a transistor may include: forming a first well over a silicon substrate; forming a first mask pattern over the silicon substrate and using the formed first mask pattern to form a second well; removing the first mask pattern; forming a second mask pattern over the silicon substrate and using the formed second mask pattern to form a first drift region; removing the second mask pattern; forming a third mask pattern and using the formed third mask pattern to form a second drift region; removing the third mask pattern; forming a field oxide film over the silicon substrate; and introducing first conductive impurity ions into an upper surface of the silicon substrate by channel ion implantation.

摘要翻译： 制造晶体管的方法可以包括：在硅衬底上形成第一阱; 在所述硅衬底上形成第一掩模图案并使用所形成的第一掩模图案形成第二阱; 去除第一掩模图案; 在所述硅衬底上形成第二掩模图案，并使用所形成的第二掩模图案形成第一漂移区域; 去除第二掩模图案; 形成第三掩模图案并使用所形成的第三掩模图案形成第二漂移区域; 去除第三掩模图案; 在硅衬底上形成场氧化膜; 并且通过沟道离子注入将第一导电杂质离子引入硅衬底的上表面。

公开(公告)号：US20090166719A1

公开(公告)日：2009-07-02

申请号：US12344555

申请日：2008-12-28

申请人： Bong-Kil Kim

发明人： Bong-Kil Kim

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L21/26513 ,  H01L21/266 ,  H01L21/823814 ,  H01L27/0928 ,  H01L29/0653 ,  H01L29/78

摘要： Embodiments relate to an LDMOS semiconductor device mask that may reduce current leakage under a gate-off condition. According to embodiments, an LDMOS semiconductor device mask may include a moat mask to define a moat region, an NDT mask to define an N drift region, a PDT mask to define a P drift region, and a gate mask to form a gate. According to embodiments, a PDT mask may be configured to expose a field region of a semiconductor device.

摘要翻译： LDMOS半导体器件掩模的实施例涉及可以减少栅极截止条件下的电流泄漏。 根据实施例，LDMOS半导体器件掩模可以包括用于限定护环区域的护城河掩模，用于限定N漂移区域的NDT掩模，用于限定P漂移区域的PDT掩模和用于形成栅极的栅极掩模。 根据实施例，PDT掩模可以被配置为暴露半导体器件的场区域。