公开(公告)号：US07228515B2

公开(公告)日：2007-06-05

申请号：US10846721

申请日：2004-05-13

申请人： Bruce Querbach ,  Amjad Khan ,  Mike Tripp ,  Luis Briceno Guerrero ,  Marco A. Vindas Vargas ,  Ali Muhtaroglu

发明人： Bruce Querbach ,  Amjad Khan ,  Mike Tripp ,  Luis Briceno Guerrero ,  Marco A. Vindas Vargas ,  Ali Muhtaroglu

IPC分类号： G06F9/45 ,  G06F17/50

CPC分类号： G06F17/5036 ,  G06F17/5031

摘要： Embodiments of the invention provide a logic simulation having a controllable delay model implemented therein that may be used to validate AC I/O loopback design in a pre-silicon environment by introducing delay models that allow the logic simulators to simulate analog behavior. For one embodiment of the invention, a fixed processor ratio is selected and delay statements of the hardware description language correspond to a specific time delay. These fixed values provide the ability to accurately determine and adjust delay in an analog simulation.

摘要翻译： 本发明的实施例提供了一种具有其中实现的可控延迟模型的逻辑仿真，其可用于通过引入允许逻辑模拟器来模拟模拟行为的延迟模型来验证硅前置环境中的AC I / O环回设计。 对于本发明的一个实施例，选择固定的处理器比率，硬件描述语言的延迟语句对应于特定的时间延迟。 这些固定值提供了准确确定和调整模拟仿真延迟的能力。