公开(公告)号：US20080101140A1

公开(公告)日：2008-05-01

申请号：US11928022

申请日：2007-10-30

申请人： Byung-hoon JEONG ,  Seung-bum KO ,  Jeong-suk YANG

发明人： Byung-hoon JEONG ,  Seung-bum KO ,  Jeong-suk YANG

IPC分类号： G11C8/18

CPC分类号： G11C7/22 ,  G11C7/222 ,  G11C11/4076

摘要： Embodiments of the invention provide a column address strobe (CAS) latency circuit that generates a stable latency signal in a high-speed semiconductor memory device, and a semiconductor memory device including the CAS latency circuit. The CAS latency circuit may include an internal read command signal generator and a latency clock generator coupled to a latency signal generator. In an embodiment of the invention, the latency signal generator outputs a stable latency signal by shifting an internal read signal output from the internal read command signal generator based on latency control clocks output from the latency clock generator.

摘要翻译： 本发明的实施例提供了一种在高速半导体存储器件中产生稳定等待时间信号的列地址选通（CAS）延迟电路，以及包括CAS等待电路的半导体存储器件。 CAS等待时间电路可以包括内部读命令信号发生器和耦合到等待时间信号发生器的等待时钟发生器。 在本发明的一个实施例中，等待时间信号发生器通过基于从等待时钟发生器输出的等待时间控制时钟移位从内部读取命令信号发生器输出的内部读取信号来输出稳定的等待时间信号。