公开(公告)号：US07588946B2

公开(公告)日：2009-09-15

申请号：US11188324

申请日：2005-07-25

申请人： Chia-Tsung Tso ,  Jiun-Hong Lai ,  Mei-Jen Wu ,  Li Te Hsu ,  Pin Chia Su ,  Po-Zen Chen

发明人： Chia-Tsung Tso ,  Jiun-Hong Lai ,  Mei-Jen Wu ,  Li Te Hsu ,  Pin Chia Su ,  Po-Zen Chen

IPC分类号： H01L21/00

CPC分类号： H01L22/12 ,  H01L21/28123 ,  H01L21/76224 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of controlling gate formation of semiconductor devices includes determining the correlation between the step heights of isolation structures and the over-etching time by measuring step heights of isolation structures, determining an over-etching time based on the step heights, and etching gates using the over-etching time. The method may include an after-etching-inspection to measure the gate profile and fine-tune the gate formation control. Within-wafer uniformity can also be improved by measuring the step height uniformity on a wafer and adjusting gate formation processes.

摘要翻译： 控制半导体器件的栅极形成的方法包括通过测量隔离结构的阶跃高度来确定隔离结构的台阶高度与过蚀刻时间之间的相关性，基于台阶高度确定过蚀刻时间，以及使用 过蚀刻时间。 该方法可以包括蚀刻检查以测量栅极分布并微调栅极形成控制。 通过测量晶片上的台阶高度均匀性并调整栅极形成工艺，也可以提高晶片内均匀性。

公开(公告)号：US20070020777A1

公开(公告)日：2007-01-25

申请号：US11188324

申请日：2005-07-25

申请人： Chia-Tsung Tso ,  Jiun-Hong Lai ,  Mei-Jen Wu ,  Li Hsu ,  Pin Su ,  Po-Zen Chen

发明人： Chia-Tsung Tso ,  Jiun-Hong Lai ,  Mei-Jen Wu ,  Li Hsu ,  Pin Su ,  Po-Zen Chen

IPC分类号： H01L21/66 ,  H01L21/76 ,  H01L21/302

CPC分类号： H01L22/12 ,  H01L21/28123 ,  H01L21/76224 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of controlling gate formation of semiconductor devices includes determining the correlation between the step heights of isolation structures and the over-etching time by measuring step heights of isolation structures, determining an over-etching time based on the step heights, and etching gates using the over-etching time. The method may include an after-etching-inspection to measure the gate profile and fine-tune the gate formation control. Within-wafer uniformity can also be improved by measuring the step height uniformity on a wafer and adjusting gate formation processes.

摘要翻译： 控制半导体器件的栅极形成的方法包括通过测量隔离结构的阶跃高度来确定隔离结构的台阶高度与过蚀刻时间之间的相关性，基于台阶高度确定过蚀刻时间，以及使用 过蚀刻时间。 该方法可以包括蚀刻检查以测量栅极分布并微调栅极形成控制。 通过测量晶片上的台阶高度均匀性并调整栅极形成工艺，也可以提高晶片内均匀性。