公开(公告)号：US06181182B2

公开(公告)日：2001-01-30

申请号：US09272042

申请日：1999-03-18

申请人： Dan Stotz ,  Richard A. Krzyzkowski ,  Paul D. Nuber

发明人： Dan Stotz ,  Richard A. Krzyzkowski ,  Paul D. Nuber

IPC分类号： H03K500

CPC分类号： H03K19/018571 ,  G06F1/10 ,  H03K19/01721 ,  H03L7/0812

摘要： A high gain, low input capacitance clock buffer includes a plurality of transistors configured to supply an inverted representation of an input reference signal by alternatively switching to provide the output. While either of the transistors is operating to switch the input clock signal, the other transistor is in a stable state. Furthermore, by using n-type FET's, significant power reduction and space savings may be achieved.

摘要翻译： 高增益低输入电容时钟缓冲器包括被配置为通过交替切换来提供输入参考信号的反相表示以提供输出的多个晶体管。 当晶体管中的任一个都工作以切换输入时钟信号时，另一晶体管处于稳定状态。 此外，通过使用n型FET，可以实现显着的功率减少和空间节省。