公开(公告)号：US07890279B1

公开(公告)日：2011-02-15

申请号：US12189744

申请日：2008-08-11

申请人： Daniel Tun Lai Chow ,  San Wong ,  Vincent K. Tsui ,  Lik Huay Lim ,  Man On Wong

发明人： Daniel Tun Lai Chow ,  San Wong ,  Vincent K. Tsui ,  Lik Huay Lim ,  Man On Wong

IPC分类号： G06F19/00

CPC分类号： G06F17/5036 ,  H03L7/07 ,  H03L7/08

摘要： A phase-locked loop is characterized by analyzing phase noise in its output signal while known levels of input phase noise are provided. The resulting data provides intrinsic phase noise and gain of the phase-locked loop. These values provide a general relationship between input phase noise and output phase noise for the phase-locked loop, which allows estimation of output phase noise corresponding to a given level of input phase noise, and allows estimation of input phase noise corresponding to a given level of output phase noise.

摘要翻译： 锁相环的特征在于分析其输出信号中的相位噪声，同时提供已知的输入相位噪声电平。 得到的数据提供锁相环的内在相位噪声和增益。 这些值提供了锁相环的输入相位噪声和输出相位噪声之间的一般关系，其允许估计对应于给定输入相位噪声水平的输出相位噪声，并且允许估计对应于给定电平的输入相位噪声 的输出相位噪声。

公开(公告)号：US08170823B1

公开(公告)日：2012-05-01

申请号：US13022886

申请日：2011-02-08

申请人： Daniel Tun Lai Chow ,  San Wong ,  Vincent K. Tsui ,  Lik Huay Lim ,  Man On Wong

发明人： Daniel Tun Lai Chow ,  San Wong ,  Vincent K. Tsui ,  Lik Huay Lim ,  Man On Wong

IPC分类号： G06F19/00

CPC分类号： G06F17/5036 ,  H03L7/07 ,  H03L7/08

摘要： A phase-locked loop is characterized by analyzing phase noise in its output signal while known levels of input phase noise are provided. The resulting data provides intrinsic phase noise and gain of the phase-locked loop. These values provide a general relationship between input phase noise and output phase noise for the phase-locked loop, which allows estimation of output phase noise corresponding to a given level of input phase noise, and allows estimation of input phase noise corresponding to a given level of output phase noise.

摘要翻译： 锁相环的特征在于分析其输出信号中的相位噪声，同时提供已知的输入相位噪声水平。 得到的数据提供锁相环的内在相位噪声和增益。 这些值提供了锁相环的输入相位噪声和输出相位噪声之间的一般关系，其允许估计对应于给定输入相位噪声水平的输出相位噪声，并且允许估计对应于给定电平的输入相位噪声 的输出相位噪声。