公开(公告)号：US07970021B2

公开(公告)日：2011-06-28

申请号：US12544645

申请日：2009-08-20

申请人： Eun Tae Kim ,  Dae Soon Cho ,  Hee Sang Chung ,  Hyeong Jun Park

发明人： Eun Tae Kim ,  Dae Soon Cho ,  Hee Sang Chung ,  Hyeong Jun Park

IPC分类号： H04J3/04

CPC分类号： H04L1/0052 ,  H04L1/0067 ,  H04L1/0071

摘要： Provided are a method and apparatus for derate matching a rate-matched data. The received data is deinterleaved and derate matched at a time, without using input buffers or constructing input buffers in parallel. Thus, a total process time necessary for the deinterleaving process and the derate matching process is reduced, and the use of memories such as the input buffers is minimized.

摘要翻译： 提供了一种降低匹配速率匹配数据的方法和装置。 接收到的数据一次被解交错和降额匹配，而不使用输入缓冲器或并行构建输入缓冲器。 因此，减少解交织处理和降额匹配处理所需的总处理时间，并且使诸如输入缓冲器的存储器的使用最小化。

公开(公告)号：US08555133B2

公开(公告)日：2013-10-08

申请号：US13020143

申请日：2011-02-03

申请人： Dae Soon Cho ,  EunTae Kim ,  Hee Sang Chung ,  JungSook Bae ,  Daeho Kim

发明人： Dae Soon Cho ,  EunTae Kim ,  Hee Sang Chung ,  JungSook Bae ,  Daeho Kim

IPC分类号： H03M13/00

CPC分类号： H04L1/0067 ,  H04L1/0071

摘要： Provided is a rate matching apparatus. The rate matching apparatus includes interleavers, dummy bit removers, a bit collector, a memory and a selector. The interleavers interleave code blocks, respectively. The dummy bit removers remove dummy bits of the interleaved code blocks, respectively. The bit collector collects code blocks with the dummy bits removed by bit units, and divides a collected data bit stream into systematic data and parity data. The memory stores the systematic data and the parity data in parallel. The selector outputs in parallel a plurality of data bits which are selected from the systematic data and parity data of the memory.

摘要翻译： 提供了一种速率匹配装置。 速率匹配装置包括交织器，伪位去除器，位收集器，存储器和选择器。 交织器分别交替代码块。 虚拟位去除器分别去除交织代码块的虚拟位。 位收集器采集通过位单元去除虚拟位的代码块，并将收集的数据位流分成系统数据和奇偶校验数据。 存储器并行地存储系统数据和奇偶校验数据。 选择器并行输出从存储器的系统数据和奇偶校验数据中选择的多个数据位。