公开(公告)号：US20130275821A1

公开(公告)日：2013-10-17

申请号：US13445187

申请日：2012-04-12

申请人： George M. BRACERAS ,  Albert M. CHU ,  Kevin W. Gorman ,  Michael R. OUELLETTE ,  Ronald A. PIRO ,  Daryl M. SEITZER ,  Rohit SHETTY ,  Thomas W. WYCKOFF

发明人： George M. BRACERAS ,  Albert M. CHU ,  Kevin W. Gorman ,  Michael R. OUELLETTE ,  Ronald A. PIRO ,  Daryl M. SEITZER ,  Rohit SHETTY ,  Thomas W. WYCKOFF

IPC分类号： G11C29/12 ,  G06F11/27 ,  G11C29/00

CPC分类号： G11C29/12 ,  G06F11/0793 ,  G11C17/00 ,  G11C29/4401 ,  G11C29/822

摘要： A read only memory (ROM) with redundancy and methods of use are provided. The ROM with redundancy includes a programmable array coupled to a repair circuit having one or more redundant repairs. The one or more redundant repairs include a word address match logic block, a data I/O address, and a tri-state buffer. The word address match logic block is provided to the tri-state buffer as a control input and the data I/O address is provided to the tri-state buffer as an input. An output of the tri-state buffer of each redundant repair is provided as a first input to one or more logic devices. One or more data outputs of a ROM bit cell array is provided as a second input to a respective one of the one or more logic devices.

摘要翻译： 提供了具有冗余性和使用方法的只读存储器（ROM）。 具有冗余的ROM包括耦合到具有一个或多个冗余修复的修复电路的可编程阵列。 一个或多个冗余修复包括字地址匹配逻辑块，数据I / O地址和三态缓冲器。 字地址匹配逻辑块作为控制输入提供给三态缓冲器，并且将数据I / O地址作为输入提供给三态缓冲器。 提供每个冗余修复的三态缓冲器的输出作为一个或多个逻辑器件的第一输入。 提供ROM位单元阵列的一个或多个数据输出作为一个或多个逻辑器件中的相应一个的第二输入。

公开(公告)号：US20110113280A1

公开(公告)日：2011-05-12

申请号：US12615856

申请日：2009-11-10

申请人： Valerie H. CHICKANOSKY ,  Kevin W. GORMAN ,  Suzanne GRANATO ,  Michael R. OUELLETTE

发明人： Valerie H. CHICKANOSKY ,  Kevin W. GORMAN ,  Suzanne GRANATO ,  Michael R. OUELLETTE

IPC分类号： G11C29/10 ,  G06F11/20 ,  G11C29/12 ,  G06F11/27 ,  G06F11/00

CPC分类号： G11C29/44 ,  G11C29/4401 ,  G11C29/76 ,  G11C2029/0401

摘要： A circuit and method of testing a memory and calculating a repair solution for a given address location includes pausing a built in self test (BIST) operation on detection of a failing memory output data of an integrated circuit. During the pause, the circuit and method analyzes “n” number of groups of the failing memory output data during “n” cycles using analysis logic and calculating a repair solution. Normal operations can be resumed.

摘要翻译： 一种用于测试存储器并为给定地址位置计算修复解决方案的电路和方法包括：在检测集成电路的故障存储器输出数据时暂停内置自检（BIST）操作。 在暂停期间，电路和方法使用分析逻辑在“n”个周期期间分析“n”个故障存储器输出数据组，并计算修复解决方案。 正常操作可以恢复。

公开(公告)号：US20080104551A1

公开(公告)日：2008-05-01

申请号：US11850477

申请日：2007-09-05

申请人： Michael R. OUELLETTE ,  Troy J. PERRY

发明人： Michael R. OUELLETTE ,  Troy J. PERRY

IPC分类号： G06F17/50

CPC分类号： G11C17/18 ,  G11C17/165 ,  G11C29/027

摘要： A design structure for providing optimal fuse programming conditions by which an integrated circuit chip customer may program electronic fuses in the field, i.e., outside of the manufacturing test environment. An optimal fuse programming identifier, which is correlated to optimal fuse programming conditions, may be provided to the customer in readable fashion on the customer's IC chip. Accessing the optimal fuse programming identifier on the customer's IC chip, the customer may apply a fuse programming process in the field according to one or more correlated optimal fuse programming conditions.

摘要翻译： 用于提供最佳熔丝编程条件的设计结构，集成电路芯片客户可以通过该条件来编程现场的电子熔丝，即在制造测试环境之外。 可以以客户的IC芯片的可读方式向客户提供与最佳熔丝编程条件相关的最佳熔丝编程标识符。 访问客户IC芯片上的最佳熔丝编程标识符，客户可以根据一个或多个相关的最佳熔丝编程条件在现场应用熔丝编程过程。