公开(公告)号：US08710218B2

公开(公告)日：2014-04-29

申请号：US13383645

申请日：2010-07-12

申请人： Girij Pal Singh ,  Gurvinder Pal Singh ,  Pravin Mahajan ,  Ganesh Salunke ,  Dabeer Karnalkar

发明人： Girij Pal Singh ,  Gurvinder Pal Singh ,  Pravin Mahajan ,  Ganesh Salunke ,  Dabeer Karnalkar

IPC分类号： C07D265/18

CPC分类号： C07D265/18

摘要： An improved process for Efavirenz, which has several advantages over reported methods like low cost, high yield, better optical purity and industrial feasibility.

摘要翻译： 依法韦仑的改进方法，具有低成本，高产率，更好的光学纯度和工业可行性等报告方法的优点。

公开(公告)号：US20120108809A1

公开(公告)日：2012-05-03

申请号：US13383645

申请日：2010-07-12

申请人： Girij Pal Singh ,  Gurvinder Pal Singh ,  Pravin Mahajan ,  Ganesh Salunke ,  Dabeer Karnalkar

发明人： Girij Pal Singh ,  Gurvinder Pal Singh ,  Pravin Mahajan ,  Ganesh Salunke ,  Dabeer Karnalkar

IPC分类号： C07D265/12

CPC分类号： C07D265/18

摘要： An improved process for Efavirenz, which has several advantages over reported methods like low cost, high yield, better optical purity and industrial feasibility.

摘要翻译： 依法韦仑的改进方法，具有低成本，高产率，更好的光学纯度和工业可行性等报告方法的优点。

公开(公告)号：US08481596B2

公开(公告)日：2013-07-09

申请号：US13238953

申请日：2011-09-21

申请人： Gurvinder Pal Singh ,  Dabeer Rauf Karnalkar ,  Hemraj Mahadeorao Lande ,  Girij Pal Singh

发明人： Gurvinder Pal Singh ,  Dabeer Rauf Karnalkar ,  Hemraj Mahadeorao Lande ,  Girij Pal Singh

IPC分类号： A61K31/205 ,  C07C63/08

CPC分类号： A61K31/205 ,  C07C63/08 ,  C07C215/64 ,  C07C2601/14

摘要： The present invention relates to a novel crystalline form L of (±)-desvenlafaxine benzoate and process for the preparing of the same. Further, the present invention also relates to pharmaceutical composition of novel crystalline form L of desvenlafaxine benzoate and one or more pharmaceutically acceptable excipient.

摘要翻译： 本发明涉及一种新型的（±） - 去甲基安非他明盐酸盐的结晶形式L及其制备方法。 此外，本发明还涉及新型结晶形式L的脱甲霜拉西坦苯甲酸酯和一种或多种药学上可接受的赋形剂的药物组合物。

公开(公告)号：US20140032979A1

公开(公告)日：2014-01-30

申请号：US13557437

申请日：2012-07-25

申请人： Gurvinder Pal Singh

发明人： Gurvinder Pal Singh

IPC分类号： G06F11/07

CPC分类号： G06F11/0793 ,  G06F11/0727 ,  G06F11/073

摘要： Methods and structure for enhanced SAS expander functionality to store and forward buffered information transmitted from an initiator device to a target device and to process errors in control circuits of the expander without intervention from the general purpose programmable processor of the expander. A PHY of an expander is associated with control circuits that comprise buffering of commands to be forwarded to an end device directly coupled to the PHY. The control circuits locally process errors detected from the end device. The control circuits comprise a SATA host circuit adapted to communicate with a SATA end device to detect and clear error conditions and a SATA target circuit to communicate with one or more STP initiator devices to report and clear error conditions reported by the end device. The structures and methods may also service SAS connections (in addition to STP connections).

摘要翻译： 用于增强的SAS扩展器功能的方法和结构，用于存储和转发从发起者设备发送到目标设备的缓冲信息，并且在扩展器的通用可编程处理器的干预下处理扩展器的控制电路中的错误。 扩展器的PHY与包括要转发到直接耦合到PHY的终端设备的命令的缓冲的控制电路相关联。 控制电路本地处理从终端设备检测到的错误。 控制电路包括适于与SATA终端设备进行通信以检测和清除错误状况的SATA主机电路以及与一个或多个STP启动器设备进行通信以报告和清除终端设备报告的错误状况的SATA目标电路。 结构和方法也可以服务SAS连接（除STP连接之外）。

公开(公告)号：US20130041166A1

公开(公告)日：2013-02-14

申请号：US13642390

申请日：2011-04-13

申请人： Suhas Ganpat Tambe ,  Bhushan Bhanudas Kirange ,  Gurvinder Pal Singh ,  Purna Chandra Ray

发明人： Suhas Ganpat Tambe ,  Bhushan Bhanudas Kirange ,  Gurvinder Pal Singh ,  Purna Chandra Ray

IPC分类号： C07J41/00

CPC分类号： C07J41/0094

摘要： The present invention provides novel process for preparation and purification of dienogest (I). The present invention provides dienogest (I) substantially free of impurities.

摘要翻译： 本发明提供了新戊酸（I）的制备和纯化的新方法。 本发明提供了基本上不含杂质的替奈格特（I）。

公开(公告)号：US08898506B2

公开(公告)日：2014-11-25

申请号：US13557437

申请日：2012-07-25

申请人： Gurvinder Pal Singh

发明人： Gurvinder Pal Singh

IPC分类号： G06F11/00

CPC分类号： G06F11/0793 ,  G06F11/0727 ,  G06F11/073

摘要： Methods and structure for enhanced SAS expander functionality to store and forward buffered information transmitted from an initiator device to a target device and to process errors in control circuits of the expander without intervention from the general purpose programmable processor of the expander. A PHY of an expander is associated with control circuits that comprise buffering of commands to be forwarded to an end device directly coupled to the PHY. The control circuits locally process errors detected from the end device. The control circuits comprise a SATA host circuit adapted to communicate with a SATA end device to detect and clear error conditions and a SATA target circuit to communicate with one or more STP initiator devices to report and clear error conditions reported by the end device. The structures and methods may also service SAS connections (in addition to STP connections).

摘要翻译： 用于增强的SAS扩展器功能的方法和结构，用于存储和转发从发起者设备发送到目标设备的缓冲信息，并且在扩展器的通用可编程处理器的干预下处理扩展器的控制电路中的错误。 扩展器的PHY与包括要转发到直接耦合到PHY的终端设备的命令的缓冲的控制电路相关联。 控制电路本地处理从终端设备检测到的错误。 控制电路包括适于与SATA终端设备进行通信以检测和清除错误状况的SATA主机电路以及与一个或多个STP启动器设备进行通信以报告和清除终端设备报告的错误状况的SATA目标电路。 结构和方法也可以服务SAS连接（除STP连接之外）。

公开(公告)号：US20140047134A1

公开(公告)日：2014-02-13

申请号：US14050997

申请日：2013-10-10

申请人： Gurvinder Pal Singh

发明人： Gurvinder Pal Singh

IPC分类号： G06F3/06

CPC分类号： G06F3/0619 ,  G06F3/0661 ,  G06F3/0673 ,  G06F13/10 ,  G06F13/28

摘要： Methods and structure for enhanced SAS expander functionality to store and forward buffered information transmitted from a SATA end device to an STP initiator device while managing use of Non-Zero Offset (“NZO”) field values in DMA Setup FISs transmitted by the SATA end device. The enhanced expander establishes a connection between an STP initiator and a SATA end device. The expander forwards a read command from the initiator to the end device. If NZO use is supported and enabled in the end device, the end device may return read data in any order by use of the NZO field values in multiple DMA Setup FISs. The expander is further adapted to store received data and the associated multiple DMA Setup FISs from the end device in its buffer and forwards the stored data to the initiator device. In another embodiment, use of NZO in the end device is disabled.

摘要翻译： 用于增强SAS扩展器功能的方法和结构，用于存储和转发从SATA终端设备发送到STP启动器设备的缓冲信息，同时管理在SATA终端设备传输的DMA设置FIS中使用非零偏移（“NZO”）字段值 。 增强型扩展器建立STP启动器和SATA终端设备之间的连接。 扩展器将读命令从启动器转发到终端设备。 如果在终端设备中支持并启用NZO使用，终端设备可以通过使用多个DMA设置FIS中的NZO字段值以任何顺序返回读取数据。 扩展器进一步适于将接收到的数据和相关联的多个DMA设置FIS从终端设备存储在其缓冲器中，并将存储的数据转发到启动器设备。 在另一个实施例中，在终端设备中使用NZO被禁用。

公开(公告)号：US08099539B2

公开(公告)日：2012-01-17

申请号：US12045036

申请日：2008-03-10

申请人： Rajendra Sadanand Marulkar ,  Gurvinder Pal Singh

发明人： Rajendra Sadanand Marulkar ,  Gurvinder Pal Singh

IPC分类号： G06F13/36 ,  G06F12/00 ,  G06F13/00

CPC分类号： G06F13/1605

摘要： A method, system and apparatus of shared bus architecture are disclosed. In one embodiment, a method controlling set of multiplexers using an arbiter circuit per transaction, selecting one of a memory clock and a host clock based on an arbitration status, driving a final output on an interface to provide glitchless switching of an interface signal, connecting the interface signal to a tri-state buffer, and setting the direction of a data and address bus based on the connection of the interface signal to the tri-state buffer. The method may include applying a fair arbitration policy to ensure that none of the devices coupled to the interface signal and application threads running on processor requiring data from different devices are starved.

摘要翻译： 公开了共享总线架构的方法，系统和装置。 在一个实施例中，一种控制多路复用器组的方法，每个事务使用仲裁器电路，基于仲裁状态选择存储器时钟和主机时钟之一，驱动接口上的最终输出以提供接口信号的无毛刺切换，连接 接口信号到三态缓冲器，并且基于接口信号与三态缓冲器的连接来设置数据和地址总线的方向。 该方法可以包括应用公平仲裁策略以确保耦合到接口信号的设备和运行在需要来自不同设备的数据的处理器上运行的应用线程的设备都不会被饿死。

公开(公告)号：US08589607B1

公开(公告)日：2013-11-19

申请号：US13568871

申请日：2012-08-07

申请人： Gurvinder Pal Singh

发明人： Gurvinder Pal Singh

IPC分类号： G06F13/10

CPC分类号： G06F3/0619 ,  G06F3/0661 ,  G06F3/0673 ,  G06F13/10 ,  G06F13/28

摘要： Methods and structure for enhanced SAS expander functionality to store and forward buffered information transmitted from a SATA end device to an STP initiator device while managing use of Non-Zero Offset (“NZO”) field values in DMA Setup FISs transmitted by the SATA end device. The enhanced expander establishes a connection between an STP initiator and a SATA end device. The expander forwards a read command from the initiator to the end device. If NZO use is supported and enabled in the end device, the end device may return read data in any order by use of the NZO field values in multiple DMA Setup FISs. The expander is further adapted to store received data and the associated multiple DMA Setup FISs from the end device in its buffer and forwards the stored data to the initiator device. In another embodiment, use of NZO in the end device is disabled.

摘要翻译： 用于增强SAS扩展器功能的方法和结构，用于存储和转发从SATA终端设备发送到STP启动器设备的缓冲信息，同时管理在SATA终端设备传输的DMA设置FIS中管理非零偏移（“NZO”）字段值的使用 。 增强型扩展器建立STP启动器和SATA终端设备之间的连接。 扩展器将读命令从启动器转发到终端设备。 如果在终端设备中支持并启用NZO使用，终端设备可以通过使用多个DMA设置FIS中的NZO字段值以任何顺序返回读取数据。 扩展器进一步适于将接收到的数据和相关联的多个DMA设置FIS从终端设备存储在其缓冲器中，并将存储的数据转发到启动器设备。 在另一个实施例中，在终端设备中使用NZO被禁用。

公开(公告)号：US20090228631A1

公开(公告)日：2009-09-10

申请号：US12045036

申请日：2008-03-10

申请人： Rajendra Sadanand Marulkar ,  Gurvinder Pal Singh

发明人： Rajendra Sadanand Marulkar ,  Gurvinder Pal Singh

IPC分类号： G06F12/00

CPC分类号： G06F13/1605

摘要： A method, system and apparatus of shared bus architecture are disclosed. In one embodiment, a method controlling set of multiplexers using an arbiter circuit per transaction, selecting one of a memory clock and a host clock based on an arbitration status, driving a final output on an interface to provide glitchless switching of an interface signal, connecting the interface signal to a tri-state buffer, and setting the direction of a data and address bus based on the connection of the interface signal to the tri-state buffer. The method may include applying a fair arbitration policy to ensure that none of the devices coupled to the interface signal and application threads running on processor requiring data from different devices are starved.

摘要翻译： 公开了共享总线架构的方法，系统和装置。 在一个实施例中，一种控制多路复用器组的方法，每个事务使用仲裁器电路，基于仲裁状态选择存储器时钟和主机时钟之一，驱动接口上的最终输出以提供接口信号的无毛刺切换，连接 接口信号到三态缓冲器，并且基于接口信号与三态缓冲器的连接来设置数据和地址总线的方向。 该方法可以包括应用公平仲裁策略以确保耦合到接口信号的设备和运行在需要来自不同设备的数据的处理器上运行的应用线程的设备都不会被饿死。