公开(公告)号：US20100042786A1

公开(公告)日：2010-02-18

申请号：US12192072

申请日：2008-08-14

申请人： Gordon Bernard BELL ,  Gordon Taylor DAVIS ,  Jeffrey Haskell DERBY ,  Anil KRISHNA ,  Srinivasan RAMANI ,  Ken VU ,  Steve WOOLET

发明人： Gordon Bernard BELL ,  Gordon Taylor DAVIS ,  Jeffrey Haskell DERBY ,  Anil KRISHNA ,  Srinivasan RAMANI ,  Ken VU ,  Steve WOOLET

IPC分类号： G06F12/08

CPC分类号： G06F12/0862 ,  G06F12/0831 ,  G06F2212/6026

摘要： A processing system is disclosed. The processing system includes a memory and a first core configured to process applications. The first core includes a first cache. The processing system includes a mechanism configured to capture a sequence of addresses of the application that miss the first cache in the first core and to place the sequence of addresses in a storage array; and a second core configured to process at least one software algorithm. The at least one software algorithm utilizes the sequence of addresses from the storage array to generate a sequence of prefetch addresses. The second core issues prefetch requests for the sequence of the prefetch addresses to the memory to obtain prefetched data and the prefetched data is provided to the first core if requested.

摘要翻译： 公开了一种处理系统。 处理系统包括被配置为处理应用的存储器和第一核心。 第一个核心包括第一个缓存。 处理系统包括被配置为捕获错过第一核心中的第一高速缓存的应用程序的地址序列并将地址序列放置在存储阵列中的机制; 以及被配置为处理至少一个软件算法的第二核心。 所述至少一个软件算法利用来自存储阵列的地址序列来生成预取地址序列。 第二个核心将预取地址序列的预取请求发送到存储器以获得预取数据，并且如果请求，则将预取数据提供给第一核。