公开(公告)号：US07476329B2

公开(公告)日：2009-01-13

申请号：US11050191

申请日：2005-02-02

申请人： Gregory W. Grynkewich ,  Brian R. Butcher ,  Mark A. Durlam ,  Kelly Kyler ,  Charles A. Synder ,  Kenneth H. Smith ,  Clarence J. Tracy ,  Richard Williams

发明人： Gregory W. Grynkewich ,  Brian R. Butcher ,  Mark A. Durlam ,  Kelly Kyler ,  Charles A. Synder ,  Kenneth H. Smith ,  Clarence J. Tracy ,  Richard Williams

IPC分类号： H01L21/00

CPC分类号： H01L27/222 ,  B82Y10/00 ,  G11C11/15 ,  H01L43/12

摘要： A method for contacting an electrically conductive layer overlying a magnetoelectronics element includes forming a memory element layer overlying a dielectric region. A first electrically conductive layer is deposited overlying the memory element layer. A first dielectric layer is deposited overlying the first electrically conductive layer and is patterned and etched to form a first masking layer. Using the first masking layer, the first electrically conductive layer is etched. A second dielectric layer is deposited overlying the first masking layer and the dielectric region. A portion of the second dielectric layer is removed to expose the first masking layer. The second dielectric layer and the first masking layer are subjected to an etching chemistry such that the first masking layer is etched at a faster rate than the second dielectric layer. The etching exposes the first electrically conductive layer.

摘要翻译： 用于使覆盖磁电元件的导电层接触的方法包括形成覆盖电介质区域的存储元件层。 沉积在存储元件层上的第一导电层。 第一电介质层沉积在第一导电层上，并被图案化和蚀刻以形成第一掩模层。 使用第一掩模层，蚀刻第一导电层。 沉积第二介电层，覆盖第一掩模层和电介质区域。 去除第二介电层的一部分以露出第一掩模层。 对第二介电层和第一掩模层进行蚀刻化学处理，使得以比第二介电层更快的速率蚀刻第一掩模层。 蚀刻暴露第一导电层。

公开(公告)号：US06881351B2

公开(公告)日：2005-04-19

申请号：US10421096

申请日：2003-04-22

申请人： Gregory W. Grynkewich ,  Brian R. Butcher ,  Mark A. Durlam ,  Kelly Kyler ,  Charles A. Synder ,  Kenneth H. Smith ,  Clarence J. Tracy ,  Richard Williams

发明人： Gregory W. Grynkewich ,  Brian R. Butcher ,  Mark A. Durlam ,  Kelly Kyler ,  Charles A. Synder ,  Kenneth H. Smith ,  Clarence J. Tracy ,  Richard Williams

IPC分类号： G11C11/15 ,  H01L21/8246 ,  H01L43/12 ,  H01L21/00

CPC分类号： H01L27/222 ,  B82Y10/00 ,  G11C11/15 ,  H01L43/12

摘要： A method for contacting an electrically conductive layer overlying a magnetoelectronics element includes forming a memory element layer overlying a dielectric region. A first electrically conductive layer is deposited overlying the memory element layer. A first dielectric layer is deposited overlying the first electrically conductive layer and is patterned and etched to form a first masking layer. Using the first masking layer, the first electrically conductive layer is etched. A second dielectric layer is deposited overlying the first masking layer and the dielectric region. A portion of the second dielectric layer is removed to expose the first masking layer. The second dielectric layer and the first masking layer are subjected to an etching chemistry such that the first masking layer is etched at a faster rate than the second dielectric layer. The etching exposes the first electrically conductive layer.

摘要翻译： 用于使覆盖磁电元件的导电层接触的方法包括形成覆盖电介质区域的存储元件层。 沉积在存储元件层上的第一导电层。 第一电介质层沉积在第一导电层上，并被图案化和蚀刻以形成第一掩模层。 使用第一掩模层，蚀刻第一导电层。 沉积第二介电层，覆盖第一掩模层和电介质区域。 去除第二介电层的一部分以露出第一掩模层。 对第二介电层和第一掩模层进行蚀刻化学处理，使得以比第二介电层更快的速率蚀刻第一掩模层。 蚀刻暴露第一导电层。