公开(公告)号：US08117251B2

公开(公告)日：2012-02-14

申请号：US11786767

申请日：2007-04-11

申请人： Guido Marco Bertoni ,  Pasqualina Fragneto ,  Andrew Richard Marsh ,  Gerardo Pelosi ,  Moris Ravasio

发明人： Guido Marco Bertoni ,  Pasqualina Fragneto ,  Andrew Richard Marsh ,  Gerardo Pelosi ,  Moris Ravasio

IPC分类号： G06F7/38

CPC分类号： G06F7/728 ,  G06F7/722

摘要： A computing method and circuit for computing a modular operation with at least one operand having a binary representation. Iteratively for each bit of this operand, doubling the value of an intermediate result stored in a first memory element by shifting the bits of the intermediate result towards the most significant bit and, while the most significant bit of the intermediate result is one, updating this intermediate result by subtracting a modulus stored in a second memory element.

摘要翻译： 一种用于利用具有二进制表示的至少一个操作数来计算模块化操作的计算方法和电路。 迭代地对于该操作数的每个位，通过将中间结果的位移向最高有效位来将存储在第一存储元件中的中间结果的值加倍，并且当中间结果的最高有效位为1时，更新该值 通过减去存储在第二存储元件中的模数的中间结果。