公开(公告)号：US20210011726A1

公开(公告)日：2021-01-14

申请号：US17033282

申请日：2020-09-25

申请人： Hanna Alam ,  Leeor Peled ,  Refael Mizrahi ,  Amir Leibovitz ,  Jonathan Beimel ,  James Hermerding, II ,  Gilad Olswang ,  Michal Moran ,  Moran Peri ,  Ido Karavany ,  Sudheer Nair ,  Hadas Beja ,  Avishai Wagner ,  Ronen Laperdon

发明人： Hanna Alam ,  Leeor Peled ,  Refael Mizrahi ,  Amir Leibovitz ,  Jonathan Beimel ,  James Hermerding, II ,  Gilad Olswang ,  Michal Moran ,  Moran Peri ,  Ido Karavany ,  Sudheer Nair ,  Hadas Beja ,  Avishai Wagner ,  Ronen Laperdon

IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F9/50 ,  G06F11/30

摘要： Disclosed Methods, Apparatus, and articles of manufacture to dynamically enable and/or disable prefetchers are disclosed. An example apparatus include an interface to access telemetry data, the telemetry data corresponding to a counter of a core in a central processing unit, the counter corresponding to a first phase of a workload executed at the central processing unit; a prefetcher state selector to select a prefetcher state for a subsequent phase based on the telemetry data; and the interface to instruct the core in the central processing unit to operate in the subsequent phase according to the prefetcher state.

公开(公告)号：US20090249036A1

公开(公告)日：2009-10-01

申请号：US12060239

申请日：2008-03-31

申请人： Lihu Rappoport ,  Robert Valentine ,  Stephan Jourdan ,  Franck Sala ,  Amir Leibovitz ,  Ido Ouziel ,  Ron Gabor

发明人： Lihu Rappoport ,  Robert Valentine ,  Stephan Jourdan ,  Franck Sala ,  Amir Leibovitz ,  Ido Ouziel ,  Ron Gabor

IPC分类号： G06F9/30

CPC分类号： G06F9/3017 ,  G06F1/3203 ,  G06F1/3246 ,  G06F1/3287 ,  G06F9/30145 ,  G06F9/3802 ,  G06F9/382 ,  Y02D10/171

摘要： Methods and apparatus for using micro-op caches in processors are disclosed. A tag match for an instruction pointer retrieves a set of micro-op cache line access tuples having matching tags. The set is stored in a match queue. Line access tuples from the match queue are used to access cache lines in a micro-op cache data array to supply a micro-op queue. On a micro-op cache miss, a macroinstruction translation engine (MITE) decodes macroinstructions to supply the micro-op queue. Instruction pointers are stored in a miss queue for fetching macroinstructions from the MITE. The MITE may be disabled to conserve power when the miss queue is empty-likewise for the micro-op cache data array when the match queue is empty. Synchronization flags in the last micro-op from the micro-op cache on a subsequent micro-op cache miss indicate where micro-ops from the MITE merge with micro-ops from the micro-op cache.

摘要翻译： 公开了在处理器中使用微操作高速缓存的方法和装置。 指令指针的标签匹配检索一组具有匹配标签的微操作高速缓存行访问元组。 该集合存储在匹配队列中。 来自匹配队列的线路访问元组用于访问微操作高速缓存数据阵列中的高速缓存行以提供微操作队列。 在微操作缓存未命中时，宏指令转换引擎（MITE）解码宏指令以提供微操作队列。 指令指针存储在从MITE获取宏指令的小队列中。 当缺席队列为空时，MITE可能会被禁用以节省电力，而当匹配队列为空时，也可以为微操作高速缓存数据阵列。 随后微操作高速缓存未命中的微操作高速缓存中的最后一个微操作中的同步标志指示来自MITE的微操作与微操作高速缓存的微操作合并。

公开(公告)号：US20070038844A1

公开(公告)日：2007-02-15

申请号：US11200777

申请日：2005-08-09

申请人： Robert Valentine ,  Ittai Anati ,  Zeev Sperber ,  Ido Oziel ,  Gregory Pribush ,  Amir Leibovitz

发明人： Robert Valentine ,  Ittai Anati ,  Zeev Sperber ,  Ido Oziel ,  Gregory Pribush ,  Amir Leibovitz

IPC分类号： G06F9/30

CPC分类号： G06F9/3853 ,  G06F9/3863

摘要： A micro-operation (uop) fusion technique. More particularly, embodiments of the invention relate to a technique to fuse two or more uops originating from two or more instructions.

摘要翻译： 微操作（uop）融合技术。 更具体地说，本发明的实施例涉及一种融合来自两个或更多个指令的两个或更多个uop的技术。

公开(公告)号：US08103831B2

公开(公告)日：2012-01-24

申请号：US12060239

申请日：2008-03-31

申请人： Lihu Rappoport ,  Bob Valentine ,  Stephan Jourdan ,  Yoav Almog ,  Franck Sala ,  Amir Leibovitz ,  Ido Ouziel ,  Ron Gabor

发明人： Lihu Rappoport ,  Bob Valentine ,  Stephan Jourdan ,  Yoav Almog ,  Franck Sala ,  Amir Leibovitz ,  Ido Ouziel ,  Ron Gabor

IPC分类号： G06F12/00

CPC分类号： G06F9/3017 ,  G06F1/3203 ,  G06F1/3246 ,  G06F1/3287 ,  G06F9/30145 ,  G06F9/3802 ,  G06F9/382 ,  Y02D10/171

摘要： Methods and apparatus for using micro-op caches in processors are disclosed. A tag match for an instruction pointer retrieves a set of micro-op cache line access tuples having matching tags. The set is stored in a match queue. Line access tuples from the match queue are used to access cache lines in a micro-op cache data array to supply a micro-op queue. On a micro-op cache miss, a macroinstruction translation engine (MITE) decodes macroinstructions to supply the micro-op queue. Instruction pointers are stored in a miss queue for fetching macroinstructions from the MITE. The MITE may be disabled to conserve power when the miss queue is empty-likewise for the micro-op cache data array when the match queue is empty. Synchronization flags in the last micro-op from the micro-op cache on a subsequent micro-op cache miss indicate where micro-ops from the MITE merge with micro-ops from the micro-op cache.

摘要翻译： 公开了在处理器中使用微操作高速缓存的方法和装置。 指令指针的标签匹配检索一组具有匹配标签的微操作高速缓存行访问元组。 该集合存储在匹配队列中。 来自匹配队列的线路访问元组用于访问微操作高速缓存数据阵列中的高速缓存行以提供微操作队列。 在微操作缓存未命中时，宏指令转换引擎（MITE）解码宏指令以提供微操作队列。 指令指针存储在从MITE获取宏指令的小队列中。 当缺席队列为空时，MITE可能会被禁用以节省电力，而当匹配队列为空时，也可以为微操作高速缓存数据阵列。 随后微操作高速缓存未命中的微操作高速缓存中的最后一个微操作中的同步标志指示来自MITE的微操作与微操作高速缓存的微操作合并。

公开(公告)号：US08082430B2

公开(公告)日：2011-12-20

申请号：US11200777

申请日：2005-08-09

申请人： Robert Valentine ,  Ittai Anati ,  Zeev Sperber ,  Ido Ouziel ,  Gregory Pribush ,  Amir Leibovitz

发明人： Robert Valentine ,  Ittai Anati ,  Zeev Sperber ,  Ido Ouziel ,  Gregory Pribush ,  Amir Leibovitz

IPC分类号： G06F9/00

CPC分类号： G06F9/3853 ,  G06F9/3863

摘要： A micro-operation (uop) fusion technique. More particularly, embodiments of the invention relate to a technique to fuse two or more uops originating from two or more instructions.

摘要翻译： 微操作（uop）融合技术。 更具体地说，本发明的实施例涉及一种融合来自两个或更多个指令的两个或更多个uop的技术。