公开(公告)号：US09098418B2

公开(公告)日：2015-08-04

申请号：US13425123

申请日：2012-03-20

申请人： Hari S. Kannan ,  Brian P. Lilly ,  Gerard R. Williams, III ,  Mahnaz Sadoughi-Yarandi ,  Perumal R. Subramoniam ,  Pradeep Kanapathipillai

发明人： Hari S. Kannan ,  Brian P. Lilly ,  Gerard R. Williams, III ,  Mahnaz Sadoughi-Yarandi ,  Perumal R. Subramoniam ,  Pradeep Kanapathipillai

IPC分类号： G06F13/00 ,  G06F12/08 ,  G06F9/30 ,  G06F9/45

CPC分类号： G06F12/0862 ,  G06F8/4442 ,  G06F9/30047 ,  G06F12/0897 ,  G06F2212/1016 ,  G06F2212/6024 ,  G06F2212/6026 ,  G06F2212/6028

摘要： Processors and methods for coordinating prefetch units at multiple cache levels. A single, unified training mechanism is utilized for training on streams generated by a processor core. Prefetch requests are sent from the core to lower level caches, and a packet is sent with each prefetch request. The packet identifies the stream ID of the prefetch request and includes relevant training information for the particular stream ID. The lower level caches generate prefetch requests based on the received training information.

摘要翻译： 用于在多个高速缓存级别协调预取单元的处理器和方法。 一个统一的统一训练机制被用于对处理器核心生成的流进行训练。 预取请求从核心发送到较低级别的高速缓存，并且每个预取请求都发送数据包。 分组识别预取请求的流ID，并且包括用于特定流ID的相关训练信息。 较低级别的缓存基于接收到的训练信息生成预取请求。

公开(公告)号：US20130254485A1

公开(公告)日：2013-09-26

申请号：US13425123

申请日：2012-03-20

申请人： Hari S. Kannan ,  Brian P. Lilly ,  Gerard R. Williams, III ,  Mahnaz Sadoughi-Yarandi ,  Perumal R. Subramoniam ,  Pradeep Kanapathipillai

发明人： Hari S. Kannan ,  Brian P. Lilly ,  Gerard R. Williams, III ,  Mahnaz Sadoughi-Yarandi ,  Perumal R. Subramoniam ,  Pradeep Kanapathipillai

IPC分类号： G06F12/08

CPC分类号： G06F12/0862 ,  G06F8/4442 ,  G06F9/30047 ,  G06F12/0897 ,  G06F2212/1016 ,  G06F2212/6024 ,  G06F2212/6026 ,  G06F2212/6028

摘要： Processors and methods for coordinating prefetch units at multiple cache levels. A single, unified training mechanism is utilized for training on streams generated by a processor core. Prefetch requests are sent from the core to lower level caches, and a packet is sent with each prefetch request. The packet identifies the stream ID of the prefetch request and includes relevant training information for the particular stream ID. The lower level caches generate prefetch requests based on the received training information.

摘要翻译： 用于在多个高速缓存级别协调预取单元的处理器和方法。 一个统一的统一训练机制被用于对处理器核心生成的流进行训练。 预取请求从核心发送到较低级别的高速缓存，并且每个预取请求都发送数据包。 分组识别预取请求的流ID，并且包括用于特定流ID的相关训练信息。 较低级别的缓存基于接收到的训练信息生成预取请求。