公开(公告)号：US20140019096A1

公开(公告)日：2014-01-16

申请号：US13726859

申请日：2012-12-26

申请人： Hiroshi OTSUKA ,  Toshiyuki OISHI ,  Yutaro YAMAGUCHI ,  Naoki KOSAKA ,  Shinichi MIWA ,  Koji YAMANAKA

发明人： Hiroshi OTSUKA ,  Toshiyuki OISHI ,  Yutaro YAMAGUCHI ,  Naoki KOSAKA ,  Shinichi MIWA ,  Koji YAMANAKA

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F17/5036

摘要： A transistor characteristic calculation apparatus using a large signal equivalent circuit model has a buffer trap circuit provided between a drain terminal and a source terminal such that a parallel circuit including a resistor and a capacitor, a diode, and another parallel circuit including a resistor and a capacitor are in turn connected in series.

摘要翻译： 使用大信号等效电路模型的晶体管特性计算装置具有设置在漏极端子和源极端子之间的缓冲陷阱电路，使得包括电阻器和电容器的并联电路，二极管和包括电阻器和电阻器的另一并联电路 电容器依次串联连接。

公开(公告)号：US20100244041A1

公开(公告)日：2010-09-30

申请号：US12574995

申请日：2009-10-07

申请人： Toshiyuki OISHI ,  Yoshitsugu Yamamoto ,  Hiroshi Otsuka ,  Koji Yamanaka ,  Akira Inoue

发明人： Toshiyuki OISHI ,  Yoshitsugu Yamamoto ,  Hiroshi Otsuka ,  Koji Yamanaka ,  Akira Inoue

IPC分类号： H01L29/778 ,  H01L29/205 ,  H01L21/225

CPC分类号： H01L29/7787 ,  H01L29/0688 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/66462

摘要： An isolation layer for suppressing a leakage current is provided at least between a channel layer and a buffer layer formed under the channel layer in the buffer layer.

摘要翻译： 至少在沟道层和形成在缓冲层中的沟道层下方的缓冲层之间提供用于抑制泄漏电流的隔离层。