公开(公告)号：US20140019096A1

公开(公告)日：2014-01-16

申请号：US13726859

申请日：2012-12-26

申请人： Hiroshi OTSUKA ,  Toshiyuki OISHI ,  Yutaro YAMAGUCHI ,  Naoki KOSAKA ,  Shinichi MIWA ,  Koji YAMANAKA

发明人： Hiroshi OTSUKA ,  Toshiyuki OISHI ,  Yutaro YAMAGUCHI ,  Naoki KOSAKA ,  Shinichi MIWA ,  Koji YAMANAKA

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F17/5036

摘要： A transistor characteristic calculation apparatus using a large signal equivalent circuit model has a buffer trap circuit provided between a drain terminal and a source terminal such that a parallel circuit including a resistor and a capacitor, a diode, and another parallel circuit including a resistor and a capacitor are in turn connected in series.

摘要翻译： 使用大信号等效电路模型的晶体管特性计算装置具有设置在漏极端子和源极端子之间的缓冲陷阱电路，使得包括电阻器和电容器的并联电路，二极管和包括电阻器和电阻器的另一并联电路 电容器依次串联连接。