公开(公告)号：US07761829B1

公开(公告)日：2010-07-20

申请号：US11518921

申请日：2006-09-12

申请人： Jagadeesan Jayachandran ,  Steve Song Lee

发明人： Jagadeesan Jayachandran ,  Steve Song Lee

IPC分类号： G06F17/50

CPC分类号： G06F17/5072 ,  G06F2217/74

摘要： A graphical specification entry interface allows a circuit designer to define relative placement of repeating circuit component cells. The repetitive placement specifications are used to generate a repetitively structured circuit cell which may be subsequently installed into a physical circuit medium. The system simplifies user interaction in generating repetitive circuit structures such as semiconductor memory and, while affording heretofore unavailable topological diversity of such circuits.

摘要翻译： 图形规范输入界面允许电路设计者定义重复电路元件单元的相对位置。 重复的放置规格用于产生可以随后安装到物理电路介质中的重复结构的电路单元。 该系统简化了在产生诸如半导体存储器之类的重复电路结构中的用户交互，并且在此之前提供了这种电路的不可拓展的多样性。