公开(公告)号：US06701340B1

公开(公告)日：2004-03-02

申请号：US09668896

申请日：2000-09-22

申请人： James L. Gorecki ,  Bill G. Gazeley ,  Yaohua Yang

发明人： James L. Gorecki ,  Bill G. Gazeley ,  Yaohua Yang

IPC分类号： G06G700

CPC分类号： G06J1/00 ,  H03H11/04 ,  H03K5/249

摘要： A double differential comparator can be efficiently implemented utilizing a first comparator stage having a folded cascode with floating gate input terminals and clamped single-ended output, and a capacitively coupled input stage for transferring a weighted sum of input signals to the floating gates of the first comparator stage. Additionally, the double differential comparator can be integrated into fully differential programmable analog integrated circuits. Such fully differential programmable analog integrated circuits can also include a differential output digital-to-analog converter to be used with or without the double differential comparator.

摘要翻译： 可以利用具有折叠共源共栅的第一比较器级与浮动栅极输入端和被钳位的单端输出来有效地实现双差分比较器，以及电容耦合输入级，用于将输入信号的加权和传递到第一 比较器级。 此外，双差分比较器可以集成到全差分可编程模拟集成电路中。 这种全差分可编程模拟集成电路还可以包括用于或不使用双差分比较器的差分输出数模转换器。

公开(公告)号：US06556154B1

公开(公告)日：2003-04-29

申请号：US09053251

申请日：1998-03-31

申请人： James L. Gorecki ,  Yaohua Yang

发明人： James L. Gorecki ,  Yaohua Yang

IPC分类号： H03M106

CPC分类号： H03H11/04 ,  H03M1/1023 ,  H03M1/68

摘要： A composite digital-to-analog converter (DAC) includes a first DAC and a second DAC. The first DAC has a first range and a first error. The second DAC has a second range and a second error. The second range of the second DAC is less than the first range of the first DAC. The second range of the second DAC is greater than the first error of the first DAC. The second error of the second DAC is less than the first error of the first DAC. The composite DAC has a composite range and a composite error. The second DAC is coupled to minimize the composite error such that the composite range of the composite DAC is the first range and the composite error of the composite DAC is the second error.

摘要翻译： 复合数模转换器（DAC）包括第一DAC和第二DAC。 第一个DAC具有第一个范围和第一个错误。 第二个DAC具有第二个范围和第二个错误。 第二DAC的第二范围小于第一DAC的第一范围。 第二DAC的第二范围大于第一DAC的第一个误差。 第二个DAC的第二个误差小于第一个DAC的第一个误差。 复合DAC具有复合范围和复合误差。 第二个DAC被耦合以最小化复合误差，使得复合DAC的复合范围是第一范围，并且复合DAC的复合误差是第二误差。

公开(公告)号：US5510738A

公开(公告)日：1996-04-23

申请号：US403359

申请日：1995-03-14

申请人： James L. Gorecki ,  Yaohua Yang

发明人： James L. Gorecki ,  Yaohua Yang

IPC分类号： G06G7/06 ,  G05F3/26 ,  H03F1/08 ,  H03F3/34 ,  H03F3/45 ,  H03H11/04

CPC分类号： H03F3/45197 ,  G05F3/262 ,  H03F1/086 ,  H03F3/45179 ,  H03F2203/45048 ,  H03F2203/45202 ,  H03F2203/45356 ,  H03F2203/45466 ,  H03F2203/45471

摘要： A CMOS programmable resistor-based transconductor receives a differential input voltage and generates a differential output current. The transconductor includes a degenerate pair of transistors linearized by servo feedback, and further includes a string of series-connected resistors defining a group of tap points. Two selected tap points in the resistor string are selected by digital control of MOS switches and are connected, respectively, to the feedback input of the two amplifiers in the feedback loops. Because no DC current flows through the MOS switches into the high impedance inputs of the amplifiers, the differential input voltage is impressed across a portion of the resistor string residing between the two selected tap points, and the conversion gain is determined by the value of this portion of the resistor string.

摘要翻译： 基于CMOS可编程电阻器的跨导体接收差分输入电压并产生差分输出电流。 跨导体包括通过伺服反馈线性化的退化对晶体管，并且还包括限定一组抽头点的串联电阻串。 通过MOS开关的数字控制来选择电阻串中的两个选择的分接点，并分别连接到反馈回路中两个放大器的反馈输入。 由于没有直流电流通过MOS开关流入放大器的高阻抗输入端，所以差分输入电压被施加在驻留在两个选择的抽头点之间的电阻串的一部分上，并且转换增益由该值决定 电阻串的一部分。

公开(公告)号：US06714066B2

公开(公告)日：2004-03-30

申请号：US10200645

申请日：2002-07-22

申请人： James L. Gorecki ,  Yaohua Yang

发明人： James L. Gorecki ,  Yaohua Yang

IPC分类号： H03K500

CPC分类号： H03H11/1291 ,  H03H11/04

摘要： A programmable capacitor array including a plurality of user-selectable, numerically weighted capacitors, each of which includes at least one fixed capacitor and one manufacturer-controlled trim capacitor, advantageously provides a variety of selectable capacitance values for a programmable analog integrated circuit. When coupled to a memory, for example a static memory, switches can be controlled that determine whether a particular fixed capacitor (user-selectable) or trim capacitor (manufacturer-selectable) is electrically coupled into the circuit. User access to those portions of memory controlling switches associated with the trim capacitors can be restricted via an I/O interface and security command. Such programmable capacitor arrays allow efficient implementation of user-programmable filter circuits where the user can conveniently program or reprogram a variety of filter parameters.

摘要翻译： 一种可编程电容器阵列，包括多个用户可选择的数字加权电容器，每个电容器包括至少一个固定电容器和一个制造商控制的修整电容器，有利地为可编程模拟集成电路提供各种可选择的电容值。 当耦合到存储器（例如静态存储器）时，可以控制开关以确定特定固定电容器（用户可选择）或修整电容器（制造商可选择）是否电耦合到电路中。 可以通过I / O接口和安全命令限制对与修剪电容器相关联的存储器控​​制开关的这些部分的用户访问。 这种可编程电容器阵列允许用户可编程滤波器电路的有效实现，其中用户可以方便地对各种滤波器参数进行编程或重新编程。

公开(公告)号：US06424209B1

公开(公告)日：2002-07-23

申请号：US09507580

申请日：2000-02-18

申请人： James L. Gorecki ,  Yaohua Yang

发明人： James L. Gorecki ,  Yaohua Yang

IPC分类号： H03K500

CPC分类号： H03H11/1291 ,  H03H11/04

摘要： A programmable capacitor array including a plurality of user-selectable, numerically weighted capacitors, each of which includes at least one fixed capacitor and one manufacturer-controlled trim capacitor, advantageously provides a variety of selectable capacitance values for a programmable analog integrated circuit. When coupled to a memory, for example a static memory, switches can be controlled that determine whether a particular fixed capacitor (user-selectable) or trim capacitor (manufacturer-selectable) is electrically coupled into the circuit. User access to those portions of memory controlling switches associated with the trim capacitors can be restricted via an I/O interface and security command. Such programmable capacitor arrays allow efficient implementation of user-programmable filter circuits where the user can conveniently program or reprogram a variety of filter parameters.

摘要翻译： 一种可编程电容器阵列，包括多个用户可选择的数字加权电容器，每个电容器包括至少一个固定电容器和一个制造商控制的修整电容器，有利地为可编程模拟集成电路提供各种可选择的电容值。 当耦合到存储器（例如静态存储器）时，可以控制开关以确定特定固定电容器（用户可选择）或修整电容器（制造商可选择）是否电耦合到电路中。 可以通过I / O接口和安全命令限制对与修剪电容器相关联的存储器控​​制开关的这些部分的用户访问。 这种可编程电容器阵列允许用户可编程滤波器电路的有效实现，其中用户可以方便地对各种滤波器参数进行编程或重新编程。

公开(公告)号：US07248640B2

公开(公告)日：2007-07-24

申请号：US10222073

申请日：2002-08-16

申请人： James Gorecki ,  David A. Martin ,  Yaohua Yang

发明人： James Gorecki ,  David A. Martin ,  Yaohua Yang

IPC分类号： H04L25/06 ,  H04L25/34

CPC分类号： H04L25/4917 ,  H04L27/08

摘要： The present invention relates in general to a method, apparatus, and article of manufacture for providing high-speed digital communications through a communications channel. In one aspect, the present invention employs an automatic slicer level adaption to enhance the performance of a high speed communications system.

摘要翻译： 本发明一般涉及通过通信信道提供高速数字通信的方法，装置和制品。 一方面，本发明采用自动限幅器电平调整来增强高速通信系统的性能。

公开(公告)号：US06798372B1

公开(公告)日：2004-09-28

申请号：US10405191

申请日：2003-04-01

申请人： Yaohua Yang ,  Ruoxin Jiang ,  Rumin Yin

发明人： Yaohua Yang ,  Ruoxin Jiang ,  Rumin Yin

IPC分类号： H03M160

CPC分类号： H03D13/003 ,  H03K9/06

摘要： A frequency-to-current converter operative to convert a clock frequency to an output current is described; the frequency-to-current converter ensures that the output current increases linearly with the clock frequency. The frequency-to-current converter may be incorporated in analog-to-digital converters driven by clocks with variable frequencies. The frequency-to-current converter employs an integrator circuit, used to compare an input reference voltage and a current feedback into a sampling capacitor. At steady state, the feedback current is just sufficient to discharge the sampling capacitor to a fixed voltage. The core of the frequency-to-current conversion circuit includes one opamp, two capacitors, one feedback transistor and a few switches.

摘要翻译： 描述了将时钟频率转换为输出电流的频率到电流转换器; 频率到电流转换器确保输出电流随时钟频率线性增加。 频率到电流转换器可以并入由具有可变频率的时钟驱动的模数转换器中。 频率到电流转换器采用积分器电路，用于将输入参考电压和电流反馈比较到采样电容器中。 在稳定状态下，反馈电流恰好足以将采样电容放电到固定电压。 频率到电流转换电路的核心包括一个运算放大器，两个电容器，一个反馈晶体管和几个开关。

公开(公告)号：US06362684B1

公开(公告)日：2002-03-26

申请号：US09506180

申请日：2000-02-17

申请人： Hans W. Klein ,  Jian Li ,  Yaohua Yang

发明人： Hans W. Klein ,  Jian Li ,  Yaohua Yang

IPC分类号： H03G310

CPC分类号： H03G1/0088 ,  H03G3/001

摘要： Provided is an amplifier circuit and method of using the same that features an adjustable resistor network to enable varying the operational characteristics of an amplifier. The resistor network includes primary resistors connected in series with a plurality of adjustment resistors connected to the output of an operational amplifier. A switching network is connected between the resistor network and the input of the operational amplifier. The switching network enables selectively varying the input and feedback resistance of the amplifier circuit to obtain a desired differential gain, while minimizing common-mode gain.

摘要翻译： 提供了一种放大器电路及其使用方法，其特征在于具有可调电阻器网络，以能够改变放大器的操作特性。 电阻网络包括与连接到运算放大器的输出的多个调节电阻串联连接的主电阻器。 开关网络连接在电阻网络和运算放大器的输入端之间。 开关网络能够选择性地改变放大器电路的输入和反馈电阻以获得期望的差分增益，同时最小化共模增益。