公开(公告)号：US06499044B1

公开(公告)日：2002-12-24

申请号：US09546412

申请日：2000-04-10

申请人： Jeffrey S. Brooks ,  James S. Blomgren ,  David E. Kreml

发明人： Jeffrey S. Brooks ,  James S. Blomgren ,  David E. Kreml

IPC分类号： G06F750

CPC分类号： G06F7/74 ,  G06F7/49 ,  G06F2207/3832

摘要： An efficient leading zero/leading one anticipator (LZA) that can operate in parallel with a floating point adder is disclosed. In one embodiment, the LZA can be implemented in three levels of N-NARY logic, wherein the first logic level generates dit-level propagate-generate-zero (PGZ) patterns and carry out signals from the input dits of the adder operands. The second logic level produces a find-zero and a find-one output signal for each two-dit group of the adder result by combining PGZ patterns for the two dits within the group with the carry-out signal from the dit immediately preceding the two-dit group. The third logic level combines find-zero and find-one output signals for each two-dit group to produce find-one and find-zero coarse and medium shift select signals.

摘要翻译： 公开了一种能够与浮点加法器并行操作的有效率的前导零/前导预测器（LZA）。 在一个实施例中，LZA可以在N-NARY逻辑的三个级别中实现，其中第一逻辑电平产生二进制传播生成零（PGZ）模式，并且从加法器操作数的输入位执行信号。 第二逻辑电平通过将组内的两个位数的PGZ模式与来自紧接在两者之间的dit的进位信号组合来产生加法器结果的每个二位组的查找零和寻找一个输出信号 -dit组。 第三逻辑电平将寻找零和找出一个输出信号组合在一起，以产生找到一个和查找零的粗和中移位选择信号。