利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.033 秒)

    METHOD AND APPARATUS FOR EFFICIENTLY MANAGING ARCHITECTURAL REGISTER STATE OF A PROCESSOR
    1.
    发明申请
    METHOD AND APPARATUS FOR EFFICIENTLY MANAGING ARCHITECTURAL REGISTER STATE OF A PROCESSOR 有权
    有效管理处理者建筑登记状态的方法和装置

    公开(公告)号：US20160179527A1

    公开(公告)日：2016-06-23

    申请号：US14581535

    申请日：2014-12-23

    申请人： Jesus Corbal ,  Dennis R. Bradford ,  Benjamin C. Chaffin ,  Taraneh Bahrami ,  Jonathan C. Hall ,  Thomas B. Maciukenas ,  Roger Gramunt ,  Rohan Sharma

    发明人： Jesus Corbal ,  Dennis R. Bradford ,  Benjamin C. Chaffin ,  Taraneh Bahrami ,  Jonathan C. Hall ,  Thomas B. Maciukenas ,  Roger Gramunt ,  Rohan Sharma

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30036 ,  G06F9/30018 ,  G06F9/30032 ,  G06F9/30072 ,  G06F9/30101 ,  G06F15/8084

    摘要： An apparatus and method for efficiently managing the architectural state of a processor. For example, one embodiment of a processor comprises: a source mask register to be logically subdivided into at least a first portion to store a usable portion of a mask value and a second portion to store an indication of whether the usable portion of the mask value has been updated; a control register to store an unusable portion of the mask value; architectural state management logic to read the indication to determine whether the mask value has been updated prior to performing a store operation, wherein if the mask value has been updated, then the architectural state management logic is to read the usable portion of the mask value from the first portion of the source mask register and zero out bits of the unusable portion of the mask value to generate a final mask value to be saved to memory, and wherein if the mask value has not been updated, then the architectural state management logic is to concatenate the usable portion of the mask value with the unusable portion of the mask value read from the control register to generate a final mask value to be saved to memory.

    摘要翻译： 一种用于有效管理处理器的架构状态的装置和方法。 例如，处理器的一个实施例包括：源屏蔽寄存器，其逻辑地细分为至少第一部分以存储掩模值的可用部分，以及第二部分，用于存储掩模值的可用部分的指示 已经升级; 控制寄存器，用于存储掩模值的不可用部分; 架构状态管理逻辑，用于读取指示以确定在执行存储操作之前是否更新了掩码值，其中如果掩码值已被更新，则架构状态管理逻辑将从掩码值的可用部分读取 源掩码寄存器的第一部分和掩模值的不可用部分的零输出位，以产生要保存到存储器的最终掩码值，并且其中如果掩码值尚未被更新，则架构状态管理逻辑是 将掩模值的可用部分与从控制寄存器读取的掩模值的不可用部分连接，以生成要保存到存储器的最终掩模值。

    INSTRUCTIONS FOR MERGING MASK PATTERNS
    2.
    发明申请
    INSTRUCTIONS FOR MERGING MASK PATTERNS 审中-公开
    用于合并掩蔽图案的说明

    公开(公告)号：US20160041827A1

    公开(公告)日：2016-02-11

    申请号：US13995944

    申请日：2011-12-23

    申请人： Jesus Corbal ,  Matthew J Craighead ,  Dennis R Bradford ,  Jonathan C. Hall ,  Andrew T. Forsyth

    发明人： Jesus Corbal ,  Matthew J Craighead ,  Dennis R Bradford ,  Jonathan C. Hall ,  Andrew T. Forsyth

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30018 ,  G06F9/30032 ,  G06F9/30036

    摘要： A method is described that includes fetching an instruction and decoding the instruction. The method further includes fetching a first mask vector from a first mask register space location identified by the instruction. The method further includes fetching a second mask vector from a second mask register space location identified by the instruction. The method also includes executing the instruction by merging the first and second mask vectors into a single data structure and causing the single data structure to be written into a memory location identified by the instruction.

    摘要翻译： 描述了一种包括获取指令并解码指令的方法。 该方法还包括从由该指令识别的第一屏蔽寄存器空间位置获取第一屏蔽矢量。 该方法还包括从由该指令识别的第二屏蔽寄存器空间位置获取第二屏蔽矢量。 该方法还包括通过将第一和第二屏蔽矢量合并为单个数据结构并使单个数据结构被写入由该指令识别的存储器位置来执行该指令。

    Systems, Methods, and Apparatuses for Thread Selection and Reservation Station Binding
    10.
    发明申请
    Systems, Methods, and Apparatuses for Thread Selection and Reservation Station Binding 审中-公开
    线程选择和预约站绑定的系统，方法和设备

    公开(公告)号：US20160378497A1

    公开(公告)日：2016-12-29

    申请号：US14752745

    申请日：2015-06-26

    申请人： Roger Gramunt ,  Rammohan Padmanabhan ,  Gerardo A. Fernandez ,  David K. Li ,  Julio Gaga ,  Michael Yang ,  Jonathan C. Hall

    发明人： Roger Gramunt ,  Rammohan Padmanabhan ,  Gerardo A. Fernandez ,  David K. Li ,  Julio Gaga ,  Michael Yang ,  Jonathan C. Hall

    IPC分类号： G06F9/38 ,  G06F9/30

    CPC分类号： G06F9/384 ,  G06F9/30145 ,  G06F9/3851

    摘要： Embodiments of systems, methods, and apparatuses for thread selection and reservation station binding are disclosed. In an embodiment, an apparatus includes allocation hardware including reservation station binding logic to bind an operation to one of a plurality of reservation stations. In an embodiment, an apparatus includes thread selection logic to select a thread to be processed by a pipeline stage, wherein the thread selection logic to evaluate a plurality of conditions to select a thread, wherein the conditions include if a thread is active, if a thread has operations in an instruction queue, if a thread has available resources, and if a thread has no known stall.

    摘要翻译： 公开了用于线程选择和预留站绑定的系统，方法和装置的实施例。 在一个实施例中，一种装置包括分配硬件，包括保留站绑定逻辑以将操作绑定到多个保留站之一。 在一个实施例中，一种装置包括线程选择逻辑，用于选择要由流水线级处理的线程，其中线程选择逻辑用于评估多个条件以选择线程，其中条件包括线程是否活动，如果 线程在指令队列中有操作，如果线程有可用资源，并且线程没有已知的停顿。