公开(公告)号：US07034512B2

公开(公告)日：2006-04-25

申请号：US10680999

申请日：2003-10-08

申请人： Jingwei Xu ,  Zbigniew J. Lata ,  William E. Grose

发明人： Jingwei Xu ,  Zbigniew J. Lata ,  William E. Grose

IPC分类号： G05F1/40

CPC分类号： H02M3/156

摘要： System for providing a switched regulator with an adjustable operating frequency range. A preferred embodiment comprises a voltage supply and a load, a switch and filter block (SFB) (such as the SFB 510), a comparator (such as the comparator 520), and a fixed off time logic (FOTL) (such as the FOTL 525). The comparator compares an output voltage with a reference voltage. When the output voltage is equal to or exceeds the reference voltage, the comparator asserts a value on a signal line to the FOTL. The FOTL then shuts down the SFB for a specified period of time. During the off time, the output voltage decays. After the specified period of time expires, the SFB is turned back on and the output voltage can recharge. The duration of time that the SFB remains on is a function of the supply voltage, thus permitting an adjustable operating frequency.

摘要翻译： 用于提供具有可调工作频率范围的开关稳压器的系统。 优选实施例包括电压源和负载，开关和滤波器块（SFB）（例如SFB510），比较器（例如比较器520）和固定关断时间逻辑（FOTL）（诸如 FOTL 525）。 比较器将输出电压与参考电压进行比较。 当输出电压等于或超过参考电压时，比较器将在FOTL信号线上产生一个值。 FOTL然后关闭SFB一段指定的时间。 在关机时间内，输出电压衰减。 指定的时间段到期后，SFB再次接通，输出电压可以充值。 SFB保持导通的持续时间是电源电压的函数，从而允许可调节的工作频率。

公开(公告)号：US06696861B1

公开(公告)日：2004-02-24

申请号：US10285900

申请日：2002-11-01

申请人： David J. Baldwin ,  Zbigniew J. Lata ,  Sanmukh M. Patel ,  Ross E. Teggatz

发明人： David J. Baldwin ,  Zbigniew J. Lata ,  Sanmukh M. Patel ,  Ross E. Teggatz

IPC分类号： H03K1716

CPC分类号： H02M3/156 ,  H02M3/1563 ,  H02M3/1588 ,  Y02B70/1466

摘要： A switch mode controller circuit includes: a hysteretic comparator HYST_COMP for monitoring an output of a switch mode circuit; a standard comparator PHASE_COMP for monitoring a phase of the switch mode circuit; a logic block having a first input coupled to a clock signal generator Oscillator, a second input coupled to an output of the hysteretic comparator HYST_COMP, and a third input coupled to an output of the standard comparator PHASE_COMP, wherein the logic block generates switching cycles based on a fixed ON/OFF time during a first part of a cycle and based on a hysteretic control during a second part of the cycle.

摘要翻译： 开关模式控制器电路包括：用于监视开关模式电路的输出的滞后比较器HYST_COMP; 用于监视开关模式电路的相位的标准比较器PHASE_COMP; 逻辑块，其具有耦合到时钟信号发生器振荡器的第一输入，耦合到迟滞比较器HYST_COMP的输出的第二输入和耦合到标准比较器PHASE_COMP的输出的第三输入，其中逻辑块基于 在循环的第一部分期间处于固定的ON / OFF时间，并且基于在循环的第二部分期间的滞后控制。