利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.022 秒)

    On-chip pulse-width control circuit for SRAM memories
    1.
    发明授权
    On-chip pulse-width control circuit for SRAM memories 失效
    用于SRAM存储器的片内脉宽控制电路

    公开(公告)号：US4769791A

    公开(公告)日：1988-09-06

    申请号：US894584

    申请日：1986-08-06

    申请人： Jiunn-Yau Liou ,  May-Lin Lee ,  Moon S. Kok ,  Gary Chang

    发明人： Jiunn-Yau Liou ,  May-Lin Lee ,  Moon S. Kok ,  Gary Chang

    IPC分类号： G11C8/18 ,  G11C11/418 ,  G11C7/00

    CPC分类号： G11C8/18 ,  G11C11/418

    摘要： The circuit provides one or several banks of capacitors, the capacitors in each bank being identical in size. A single fuse for each bank of capacitors controls the connection of the capacitors to a pulse-width-determining node on each of the ATD (address-transition-detect) pulse generators of the SRAM device. Depending on the position of the fuse in the circuit, the blowing of a single fuse can either add to the capacitance at the ATD nodes or substract from it. Thus the pulse-width of all ATD pulse generators can be adjusted shorter or longer simultaneously by blowing a single fuse only.

    摘要翻译： 该电路提供一个或多个电容器组，每个组中的电容器的尺寸相同。 每个电容器组的单个熔丝控制电容器与SRAM器件的每个ATD（地址转换检测）脉冲发生器上的脉冲宽度确定节点的连接。 根据电路中保险丝的位置，单个保险丝的熔断可以增加ATD节点的电容或者减去ATD节点的电容。 因此，所有ATD脉冲发生器的脉冲宽度可以通过仅吹入单个保险丝来同时调节更短或更长。

    Integrated circuit with on-chip clock frequency matching to upstream head end equipment
    2.
    发明申请
    Integrated circuit with on-chip clock frequency matching to upstream head end equipment 有权
    集成电路，片上时钟频率匹配上游头端设备

    公开(公告)号：US20050018692A1

    公开(公告)日：2005-01-27

    申请号：US10624264

    申请日：2003-07-22

    申请人： Omer Orberk ,  Ho-Ming Leung ,  Chiu-Tsun Chu ,  Gary Chang

    发明人： Omer Orberk ,  Ho-Ming Leung ,  Chiu-Tsun Chu ,  Gary Chang

    IPC分类号： H04J3/06 ,  H04L12/28

    CPC分类号： H04J3/0664

    摘要： One aspect of the present invention concerns a method for controlling the frequency of oscillation of a local clock signal comprising the steps of (A) generating the clock signal in response to a first control signal, (B) generating the first control signal in response to one of a plurality of adjustment signals selected in response to a second control signal and (C) generating the second control signal in response to a comparison between a local timestamp and an external timestamp.

    摘要翻译： 本发明的一个方面涉及一种用于控制本地时钟信号的振荡频率的方法，包括以下步骤：（A）响应于第一控制信号产生时钟信号，（B）响应于第一控制信号产生第一控制信号 响应于第二控制信号而选择的多个调整信号中的一个;以及（C）响应于本地时间戳和外部时间戳之间的比较产生第二控制信号。

    Efficient and high speed 2D data transpose engine for SOC application
    3.
    发明申请
    Efficient and high speed 2D data transpose engine for SOC application 有权
    高效，高速的2D数据转换引擎，适用于SOC应用

    公开(公告)号：US20070009181A1

    公开(公告)日：2007-01-11

    申请号：US11176040

    申请日：2005-07-07

    申请人： Ho-Ming Leung ,  Gary Chang ,  Wern-Yan Koe

    发明人： Ho-Ming Leung ,  Gary Chang ,  Wern-Yan Koe

    IPC分类号： G06K9/32

    CPC分类号： G06T3/606

    摘要： An apparatus comprising a buffer circuit, a rotation circuit and a memory. The buffer may be configured to store original image data in one or more sub-matrices. The rotation circuit may be configured to (i) produce rotated data and (ii) store the rotated data in a transposed matrix. The memory may be configured to position the rotated data in the transposed matrix. The transposed matrix comprises final image data rotated by a predetermined angle from the original image data.

    摘要翻译： 一种包括缓冲电路，旋转电路和存储器的装置。 缓冲器可以被配置为将原始图像数据存储在一个或多个子矩阵中。 旋转电路可以被配置为（i）产生旋转的数据和（ii）将转动的数据存储在转置的矩阵中。 存储器可以被配置为将旋转的数据定位在转置的矩阵中。 转置矩阵包括从原始图像数据旋转预定角度的最终图像数据。

    Built-in debug feature for complex VLSI chip
    4.
    发明授权
    Built-in debug feature for complex VLSI chip 有权
    用于复杂VLSI芯片的内置调试功能

    公开(公告)号：US07111199B2

    公开(公告)日：2006-09-19

    申请号：US10190933

    申请日：2002-07-08

    申请人： Ho-Ming Leung ,  Fan Zhang ,  Chiu-Tsun Chu ,  Gary Chang

    发明人： Ho-Ming Leung ,  Fan Zhang ,  Chiu-Tsun Chu ,  Gary Chang

    IPC分类号： G06F11/00

    CPC分类号： G01R31/31705 ,  G01R31/31723 ,  G01R31/318516

    摘要： An apparatus comprising (i) a first circuit configured to generate one or more node signals at one or more internal nodes and (ii) a second circuit configured to present one or more of the node signals and a trigger signal in response to one or more control signals.

    摘要翻译： 一种装置，包括：（i）第一电路，被配置为在一个或多个内部节点处产生一个或多个节点信号;以及（ii）第二电路，被配置为响应于一个或多个节点信号呈现所述节点信号中的一个或多个以及触发信号 控制信号。

    Time sharing a single port memory among a plurality of ports
    5.
    发明授权
    Time sharing a single port memory among a plurality of ports 有权
    在多个端口之间共享单个端口存储器

    公开(公告)号：US06920510B2

    公开(公告)日：2005-07-19

    申请号：US10163047

    申请日：2002-06-05

    申请人： Gary Chang ,  Hong-men Su

    发明人： Gary Chang ,  Hong-men Su

    IPC分类号： G06T9/00 ,  G06F3/00 ,  G06F3/06 ,  G06F5/00

    CPC分类号： G06T9/007

    摘要： An apparatus comprising a first circuit and a second circuit. The first circuit may be configured to transfer data between a plurality of first ports and a second port via a single port memory in response to one or more control signals. The second circuit may be configured to generate the one or more control signals, wherein the memory is time shared among the second port and the plurality of first ports.

    摘要翻译： 一种包括第一电路和第二电路的装置。 第一电路可以被配置为响应于一个或多个控制信号经由单个端口存储器在多个第一端口和第二端口之间传送数据。 第二电路可以被配置为产生一个或多个控制信号，其中存储器在第二端口和多个第一端口之间是时间共享的。

    System and method for effectively implementing a high speed DRAM device
    6.
    发明授权
    System and method for effectively implementing a high speed DRAM device 失效
    有效实施高速DRAM器件的系统和方法

    公开(公告)号：US06798687B2

    公开(公告)日：2004-09-28

    申请号：US10320056

    申请日：2002-12-16

    申请人： Kuoyuan Hsu ,  Gary Chang ,  Patrick Chuang

    发明人： Kuoyuan Hsu ,  Gary Chang ,  Patrick Chuang

    IPC分类号： G11C700

    CPC分类号： G11C7/1096 ,  G11C7/1078 ,  G11C11/4076 ,  G11C2207/229

    摘要： A system and method for effectively implementing a high-speed DRAM device may include memory cells that each have a bitline for transferring storage data, a wordline for enabling an accelerated-write operation in the memory cell, and a data storage node with a corresponding cell voltage. An accelerated-write circuit may then directly provide the storage data to an appropriate bitline in a pre-toggled state in response to one or more accelerated-write enable signals. The corresponding cell voltage may therefore begin a state-change transition towards the pre-toggled state immediately after the wordline is activated to successfully reach a full-state level before the wordline is deactivated during a high-speed memory cycle.

    摘要翻译： 用于有效实现高速DRAM设备的系统和方法可以包括每个具有用于传送存储数据的位线的存储器单元，用于在存储单元中启用加速写入操作的字线以及具有相应单元的数据存储节点 电压。 响应于一个或多个加速写入使能信号，加速写入电路然后可以以预切换状态直接将存储数据提供给适当的位线。 因此，在高速存储器周期中，在字线被禁用之前，相应的单元电压可能在字线被激活以成功地达到满状态电平之后立即开始朝向预切换状态的状态转变。

    Efficient and high speed 2D data transpose engine for SOC application
    7.
    发明授权
    Efficient and high speed 2D data transpose engine for SOC application 有权
    高效，高速的2D数据转换引擎，适用于SOC应用

    公开(公告)号：US07742063B2

    公开(公告)日：2010-06-22

    申请号：US11176040

    申请日：2005-07-07

    申请人： Ho-Ming Leung ,  Gary Chang ,  Wern-Yan Koe

    发明人： Ho-Ming Leung ,  Gary Chang ,  Wern-Yan Koe

    IPC分类号： G09G5/00

    CPC分类号： G06T3/606

    摘要： An apparatus comprising a buffer circuit, a rotation circuit and a memory. The buffer may be configured to store original image data in one or more sub-matrices. The rotation circuit may be configured to (i) produce rotated data and (ii) store the rotated data in a transposed matrix. The memory may be configured to position the rotated data in the transposed matrix. The transposed matrix comprises final image data rotated by a predetermined angle from the original image data.

    摘要翻译： 一种包括缓冲电路，旋转电路和存储器的装置。 缓冲器可以被配置为将原始图像数据存储在一个或多个子矩阵中。 旋转电路可以被配置为（i）产生旋转的数据和（ii）将转动的数据存储在转置的矩阵中。 存储器可以被配置为将旋转的数据定位在转置的矩阵中。 转置矩阵包括从原始图像数据旋转预定角度的最终图像数据。

    Integrated circuit with on-chip clock frequency matching to upstream head end equipment
    8.
    发明授权
    Integrated circuit with on-chip clock frequency matching to upstream head end equipment 有权
    集成电路，片上时钟频率匹配上游头端设备

    公开(公告)号：US07362767B2

    公开(公告)日：2008-04-22

    申请号：US10624264

    申请日：2003-07-22

    申请人： Omer F. Orberk ,  Ho-Ming Leung ,  Chiu-Tsun Chu ,  Gary Chang

    发明人： Omer F. Orberk ,  Ho-Ming Leung ,  Chiu-Tsun Chu ,  Gary Chang

    IPC分类号： H04L12/56

    CPC分类号： H04J3/0664

    摘要： One aspect of the present invention concerns a method for controlling the frequency of oscillation of a local clock signal comprising the steps of (A) generating the clock signal in response to a first control signal, (B) generating the first control signal in response to one of a plurality of adjustment signals selected in response to a second control signal and (C) generating the second control signal in response to a comparison between a local timestamp and an external timestamp.

    摘要翻译： 本发明的一个方面涉及一种用于控制本地时钟信号的振荡频率的方法，包括以下步骤：（A）响应于第一控制信号产生时钟信号，（B）响应于第一控制信号产生第一控制信号 响应于第二控制信号而选择的多个调整信号中的一个;以及（C）响应于本地时间戳和外部时间戳之间的比较产生第二控制信号。