公开(公告)号：US06978290B2

公开(公告)日：2005-12-20

申请号：US10116851

申请日：2002-04-05

申请人： Joel Hatsch ,  Winfried Kamp ,  Siegmar Köppe ,  Ronald Künemund ,  Eva Lackerschmid ,  Heinz Söldner

发明人： Joel Hatsch ,  Winfried Kamp ,  Siegmar Köppe ,  Ronald Künemund ,  Eva Lackerschmid ,  Heinz Söldner

IPC分类号： G06F7/50 ,  G06F7/60

CPC分类号： G06F7/607

摘要： A carry ripple adder contains five first inputs for accepting five input bits having equal significance w that are to be summed and two second inputs for accepting two carry bits having the significance w. It also contains an output for a sum bit having the significance w and two outputs for two carry bits having the significances 2w and 4w.

摘要翻译： 进位纹波加法器包含五个第一输入，用于接受具有相等的有效w的五个输入比特，并且两个第二输入用于接受具有重要性w的两个进位。 它还包含一个具有重要性w的和位的输出和两个具有重要性2w和4w的进位位的两个输出。

公开(公告)号：US06735742B2

公开(公告)日：2004-05-11

申请号：US09864979

申请日：2001-05-24

申请人： Joel Hatsch ,  Winfried Kamp ,  Ronald Künemund ,  Eva Lackerschmid ,  Heinz Söldner

发明人： Joel Hatsch ,  Winfried Kamp ,  Ronald Künemund ,  Eva Lackerschmid ,  Heinz Söldner

IPC分类号： G06F1750

CPC分类号： G06F17/5045 ,  G06F17/5068 ,  H01L27/0207 ,  H01L27/118

摘要： A method for optimizing the layout of cells of an integrated circuit includes providing a cell-based network list with references to cell definitions with parameterizable dimensions, calculating a layout of an integrated circuit using the cell-based network list, extracting a primary network list from the layout, optimizing the component dimensions of at least some of the components of the integrated circuit using at least one predetermined optimization parameter and a simulation using the primary network list, creating an optimized secondary network list using the results of the component optimization, and automatically modifying the layout with respect to cell dimensions using a secondary network list.

摘要翻译： 一种用于优化集成电路的单元布局的方法包括：提供具有可参数化维度的单元定义的参考的基于单元的网络列表，使用基于单元的网络列表计算集成电路的布局，从 布局，使用至少一个预定的优化参数和使用主网络列表的模拟来优化集成电路的至少一些组件的组件尺寸，使用组件优化的结果创建优化的辅助网络列表，并且自动地 使用辅助网络列表修改关于单元格尺寸的布局。