公开(公告)号：US5555391A

公开(公告)日：1996-09-10

申请号：US172663

申请日：1993-12-23

申请人： Joseba M. De Subijana ,  Gary R. Robeck ,  Wayne A. Michaelson ,  Steven M. Wierdsma

发明人： Joseba M. De Subijana ,  Gary R. Robeck ,  Wayne A. Michaelson ,  Steven M. Wierdsma

IPC分类号： G06F12/08 ,  G06F12/06

CPC分类号： G06F12/0866 ,  G06F12/0804 ,  G06F2212/312

摘要： A system and method for updating partial blocks of file data stored in a non-volatile storage within a file cache system connected to a host computer system. A first buffer and a last buffer receive from the non-volatile storage the existing portions of the blocks that are to be retained. A write buffer receives new data of a size not equal to an integral multiple of a block from a host computer system. The new data is merged under hardware control with the existing portions contained in the first buffer and the last buffer, thereby updating the cached file.

摘要翻译： 一种用于更新存储在连接到主计算机系统的文件高速缓存系统内的非易失性存储器中的部分文件数据块的系统和方法。 第一缓冲器和最后一个缓冲器从非易失性存储器接收要保留的块的现有部分。 写入缓冲器从主计算机系统接收不等于块的整数倍的大小的新数据。 新数据在硬件控制下与第一个缓冲区和最后一个缓冲区中包含的现有部分进行合并，从而更新缓存的文件。

公开(公告)号：US5524218A

公开(公告)日：1996-06-04

申请号：US172652

申请日：1993-12-23

申请人： Larry L. Byers ,  Donald M. Davies ,  Joseba M. Desubijana ,  Michael E. Mayer ,  Randall L. Piper ,  Lloyd E. Thorsbakken ,  Steven M. Wierdsma

发明人： Larry L. Byers ,  Donald M. Davies ,  Joseba M. Desubijana ,  Michael E. Mayer ,  Randall L. Piper ,  Lloyd E. Thorsbakken ,  Steven M. Wierdsma

IPC分类号： G06F3/00 ,  G06F12/08 ,  G06F13/00 ,  G06F13/12 ,  H04B10/00 ,  H04L29/06 ,  H04L29/08

CPC分类号： H04L29/06 ,  G06F12/0866 ,  G06F13/128 ,  H04L69/324

摘要： A system for communicating data between a main processor and a peripheral processor over a fiber optic interface. The interface is a dedicated, point-to-point link operating in full-duplex, asynchronous mode. Dual fibers and physical layer controllers are used in a cascaded fashion to double the throughput of the interface. Frame control logic coordinates formatting of data into frames for transmission over the interface. Frame format and interface protocol are based on FDDI, but are improved to more efficiently transfer data in a point-to-point implementation. Frame Check Sequences are generated and verified to ensure error-free data transfers. Frame sending and frame receiving logic communicate with the main and peripheral processors, accepting data transfer requests and forwarding received data.

摘要翻译： 一种用于通过光纤接口在主处理器和外围处理器之间传送数据的系统。 该接口是以全双工，异步模式运行的专用点对点链路。 双光纤和物理层控制器以级联方式使用，使接口的吞吐量加倍。 帧控制逻辑将数据格式化为帧以便通过接口传输。 帧格式和接口协议基于FDDI，但是在点对点实现中被改进以更有效地传输数据。 帧检查序列生成和验证，以确保无错误的数据传输。 帧发送和帧接收逻辑与主处理器和外围处理器通信，接受数据传输请求和转发接收的数据。